1 - PRINCIPES

• 1.1 - Stockage de charges
  Figure 1 - Capacité MOS et ses trois principaux états
• 1.2 - Transfert de charges
  Figure 2 - Transfert de charges Figure 3 - Représentation schématique du canal enterré pour un transfert en volume
• 1.3 - Introduction électrique de charges signal
• 1.4 - Lecture des charges signal
  Figure 4 - Injection par diode cut-off Figure 5 - Injection par fill and spill Figure 6 - Lecture sur diode, avec amplificateur à haute impédance d’entrée, constitué de deux étages suiveurs Figure 7 - Sortie sur grille flottante
• 1.5 - Architectures de base
  Figure 8 - Transfert à trois phases Figure 9 - Chronogramme trois phases Figure 10 - Transfert à quatre phases Figure 11 - Chronogramme quatre phases Figure 12 - Dissymétrie par structure et potentiels dans une architecture à deux phases Figure 13 - Transfert à deux phases Figure 14 - Architecture biphasée optimisée Figure 15 - Transfert monophasé Figure 16 - Transfert en mode ripple clock
• 1.6 - Réalisation et utilisations potentielles

2 - TECHNOLOGIES DE RÉALISATION

• 2.1 - Rappel sur la technologie MOS
• 2.2 - Exigences spécifiques d’une technologie à transfert de charges
  Figure 17 - Réalisation d’électrodes recouvrantes à deux niveaux
• 2.3 - Conclusion

3 - FONCTIONNEMENT EN LIGNE À RETARD

• 3.1 - Architecture
  Figure 18 - Synoptique d’une ligne à retard
• 3.2 - Performances
• 3.3 - Exemples

4 - FONCTIONNEMENT EN MULTIPLEXEUR

• 4.1 - Multiplexeur linéaire
• 4.2 - Multiplexeur matriciel
  Figure 20 - Schéma bloc d’un multiplexeur matriciel
• 4.3 - Exemples de réalisation
  Figure 21 - Ligne de photodiodes InGaAs couplée à deux multiplexeurs linéaires Figure 22 - Gros plan au microscope électronique à balayage (MEB) sur quelques étages d’entrée d’un multiplexeur matriciel, comportant des microbilles conductrices pour hybridation avec une matrice de détecteurs

5 - FONCTIONNEMENT EN CAPTEUR D’IMAGE

• 5.1 - Entrée de signal optique
  Figure 23 - Courbe d’absorption photonique du silicium Figure 24 - Zones désertées, ou « charges d’espace », à la jonction pn d’une diode polarisé en inverse, ou induite par la tension de polarisation V sur une structure MOS
• 5.2 - Capteurs barrettes
  Figure 25 - Schéma de principe d’une barrette de photodiodes multiplexées par un DTC Figure 26 - Ligne de photodiodes lue par deux registres à transfert de charges Figure 27 - Schéma simplifié d’architecture à quatre registres de lecture Figure 28 - Schéma simplifié de l’architecture d’une barrette photosensible à trois couleurs primaires Figure 29 - Architectures de pixels « couleur » Figure 30 - Barrette TH7834C de 12 000 pixels au pas de 6,5 µm, lus par deux registres de lecture, Document Atmel
• 5.3 - Capteurs matriciels
  Figure 31 - Microlentilles sur un capteur Kodak KAF5101CE, avec un niveau de grilles en ITO, vue en coupe au MEB Figure 32 - Filtre de Bayer et séparation trichromique par utilisation du filtre de Bayer : création de trois images colorées de résolution moindre Figure 33 - Matrice AT71200M de 8M pixels, Documentation Atmel Tableau 1 - Avantages et inconvénients des architectures de capteurs matriciels
• 5.4 - Performances d’un imageur
  Figure 34 - Réponse spectrale de la barrette TH7821D Figure 35 - Rendements quantiques comparés de capteurs à photoMOS et à photodiode

6 - POSSIBILITÉS DE FILTRAGE

7 - CONCLUSION