Ligne pilote Fames : « servir l’industrie européenne »

En parallèle, la montée des tensions technologiques entre grandes puissances et les restrictions d’accès à certaines générations d’équipements ont remis au premier plan la question du contrôle des technologies critiques. Dans ce contexte, l’Union européenne a lancé le Chips Act pour rééquilibrer une situation jugée défavorable, avec un effort massif sur la R&D et des dispositifs concrets comme les lignes pilotes. Parmi elles, FAMES, pilotée par le CEA, vise à structurer un portefeuille de briques technologiques sur le FDSOI et des modules clés, avec une obsession affichée : accélérer le transfert vers l’industrie européenne. Dominique Noguet, coordinateur Fames à l’institut Leti du CEA, a expliqué à Techniques de l’Ingénieur les objectifs de FAMES et plus largement les moyens mis en place au niveau de la recherche européenne pour gagner en souveraineté sur la production des puces électroniques, ce qui constitue un enjeu d’avenir majeur.

Techniques de l’ingénieur : Quand on parle de souveraineté, de quoi parle-t-on exactement dans le semi-conducteur, et pourquoi le sujet s’est durci ces dernières années ?

Dominique Noguet : Nous sommes face à deux phénomènes qui se sont additionnés. D’abord l’effet post-Covid : l’industrie a pris conscience à quel point elle était dépendante de puces parfois très “banales”, avec des pénuries et des arrêts de production très concrets. Ensuite, le contexte géostratégique s’est tendu, et les semi-conducteurs sont devenus un terrain de friction technologique entre la Chine et les États-Unis, avec des restrictions d’accès à certaines technologies et à certaines générations d’équipements nécessaires pour les technologies les plus avancées, notamment en lithographie. Dans ce cadre, il y a un enjeu de souveraineté sur la capacité à produire et à sécuriser l’approvisionnement, mais aussi un enjeu de souveraineté au sens de l’autonomie géostratégique européenne. En même temps, le secteur reste très interconnecté : l’objectif n’est donc pas une autonomie totale, mais au minimum la capacité à alimenter l’industrie européenne, autant que possible, avec des technologies conçues en Europe.

Où FAMES se place-t-il dans l’architecture du Chips Act, et pourquoi une ligne pilote est un outil stratégique ?

Le Chips Act a été conçu avec plusieurs mécanismes, dont un levier R&D très structurant, à savoir le lancement de lignes pilotes. Il y en a cinq au total, lancées en mars 2023, chacune avec son périmètre. FAMES, pilotée par le CEA, est positionnée sur le FDSOI et des technologies associées. Le rôle d’une ligne pilote, ici, c’est de sortir d’une R&D “en silo” pour construire une capacité mutualisée qui peut être utilisée par des acteurs externes, tout en industrialisant les procédés au bon niveau de maturité. C’est pour cela que le consortium autour de FAMES est composé d’organismes de recherche technologique et d’académiques, avec un lien volontairement étroit avec l’industrie, pour garantir la trajectoire de transfert.

Concrètement, FAMES ressemble à quoi aujourd’hui : une usine, un labo, ou un entre-deux ?

C’est très clairement un entre-deux conçu pour faire le pont. Le programme se structure en quatre axes. Il y a un axe R&D, où cinq technologies sont développées. Ensuite, l’implémentation de la ligne pilote au sens “outil industriel” : plus de 100 équipements de micro-électronique financés par le projet et installés dans les salles blanches de quatre partenaires (CEA, VTT, Tyndall, Silicon Austria Labs). Troisième axe, l’open access, qui sert de porte d’entrée pour des utilisateurs extérieurs, académiques ou industriels, PME, start-ups ou grands groupes, afin d’accéder soit aux capacités de fabrication, soit aux briques R&D. Et enfin un volet training, avec des formations sur les technologies du programme à destination des ingénieurs ou doctorants. Ces formations visent à accélérer l’adoption des technologies avancées de FAMES.

Quelles sont les cinq briques technologiques développées à travers FAMES ?

La première, le FD-SOI, est une technologie CMOS née en Europe et produite en Europe, notamment par STMicroelectronics et GlobalFoundries. Industriellement, on est sur des nœuds à 28 nm et 22nm, avec des évolutions en préparation (18 nm côté ST). Dans FAMES, la R&D vise la suite de la roadmap, vers 10 nm puis 7 nm, ce qui impose des optimisations de la structure des transistors.
La seconde brique s’intéresse aux mémoires non volatiles embarquées, intégrables dans la même puce. L’objectif est de rapprocher la mémoire du calcul pour des systèmes embarqués, compacts et sobres énergétiquement. Plusieurs familles sont étudiées en parallèle (MRAM, OxRAM, FerroRAM, FeFET), parce qu’elles n’ont pas le même niveau de maturité et ne visent pas toutes les mêmes points de fonctionnement. Le travail porte aussi sur la densification pour leur compatibilité avec les nouveaux nœuds FD-SOI visés dans FAMES.
Troisième brique, les composants radiofréquences. Le FD-SOI a de bonnes propriétés pour le mix-signal, donc pour faire cohabiter numérique, analogique et RF. Mais de bons composants RF exigent aussi de bons composants passifs : d’où le travail sur les switches, filtres et capacités, notamment pour la 5G et la 6G.
La quatrième brique se concentre sur l’intégration 3D, avec deux schémas, séquentiel (construction des stacks au fur et à mesure) et hybride (fabrication des puces en parallèle puis report). Des démonstrateurs existent déjà, par exemple une intégration séquentielle de puces RF sur une puce numérique a permis de valider la coexistence technologique.
Cinquième et dernière brique, les convertisseurs de puissance intégrés, avec des composants miniaturisés comme des inductances, pour rapprocher la conversion de puissance au plus proches des blocs alimentés, afin de réduire les pertes et augmenter le rendement de conversion énergétique.

Quels verrous restent les plus structurants si l’on veut pousser ces technologies “à la limite” ?

Il y a des verrous persistants sur chacune des technologies, précisément parce qu’on cherche à les pousser à leurs limites. Sur le CMOS en général, et donc sur le FD-SOI, on n’est plus dans une époque où réduire la taille des composants apportait un gain de performance quasi automatique : à ces dimensions, des phénomènes physiques viennent casser la progression attendue, et il faut lever des verrous d’architecture, de choix de matériaux et d’intégration pour continuer à gagner en performance.
Sur l’intégration 3D, à mesure que les technologies deviennent plus fines, la pression monte sur la densité d’intégration des connexions, avec des pitchs de plus en plus fins.
Et sur l’intégration séquentielle, un point critique est le budget thermique : intégrer au-dessus d’un circuit déjà existant sans le dégrader, tout en maintenant un très bon niveau de fiabilité. C’est un verrou majeur, et le sujet fait l’objet de résultats présentés à l’IEDM.

FAMES peut-il réellement réduire la dépendance européenne en termes de semi-conducteurs, et sur quels segments ?

La logique est de renforcer la capacité européenne à alimenter sa propre industrie, en partant du principe que le monde restera interdépendant. La souveraineté visée n’est pas l’autarcie sur l’ensemble de la chaîne de valeur, de l’équipement au matériau en passant par la production. L’objectif est plus pragmatique : il s’agit de sécuriser une capacité d’alimentation de l’industrie européenne, avec autant que possible des technologies conçues en Europe, tout en assumant que l’Europe ne se positionne pas forcément sur les mêmes technologies que celles produites en Asie.

À l’échelle industrielle, comment tenez-vous le lien avec les besoins réels du marché, et comment mesurez-vous la réussite globale du projet ?

Le lien avec l’industrie est entretenu de façon continue. Dès le montage, des lettres de soutien de 44 industriels ont permis de capter des roadmaps et des besoins concrets sur toute la chaîne de production. Ensuite, le pilotage de FAMES inclut un comité stratégique d’industriels : les équipes présentent les résultats au fil de l’eau, récupèrent des avis sur les besoins industriels, et ajustent en fonction des inflexions de marché. C’est d’ailleurs un point attendu par la Commission européenne : créer un continuum entre la R&D menée sur les lignes pilotes et les industriels.
Pour la réussite, l’indicateur central reste le transfert industriel : c’est un point clé. En parallèle, chaque technologie porte des indicateurs technologiques propres, pour démontrer son niveau par rapport à l’état de l’art mondial à l’issue du projet.

Vous ajoutez aussi une dimension environnementale dans FAMES. Comment la rendez-vous “mesurable” dans une logique micro-électronique ?

Le projet introduit en effet un volet d’éco-innovation qui cherche à compléter les évaluations classiques PPAC en y ajoutant un volet écologique – PPAC-E -, pour intégrer un critère environnemental à la technologie développée. L’approche est centrée sur les process, avec la volonté de cartographier ce qui est nécessaire à la fabrication en consommation d’eau, de matière, d’énergie, puis d’analyser un flow d’intégration ou des étapes spécifiques pour voir où l’on peut réduire matière, eau ou énergie. Cela implique une collecte de données fine en salle blanche et une rationalisation du scoring, avec l’idée d’aboutir à une note globale synthétique, comparable à un nutri-score caractérisant l’impact environnemental de production de telle ou telle technologie de puce.

Propos recueillis par Pierre Thouverez