Multi-pipeline or "restricted data flow" superscalars
Multi-pipeline superscalar processors

Add to my library

H1010 V1 Article

Multi-pipeline or "restricted data flow" superscalars


Multi-pipeline superscalar processors

Authors : Daniel ETIEMBLE, François ANCEAU

Publication date: August 10, 2015, Review date: August 3, 2022 | Lire en français

Add to my library Add to my library

Logo Techniques de l'Ingenieur You do not have access to this resource.
Request your free trial access! Free trial

Already subscribed?

5. Multi-pipeline or "restricted data flow" superscalars

The multi-pipeline approach makes it possible to execute several instructions per cycle by breaking down pipelines into two parts: the first acquires n instructions simultaneously, decodes them, examines structural hazards (lack of hardware operators) and data dependencies, and constitutes the group of instructions that can start in the same clock cycle by dividing up into the various execution pipelines (integers, floats, memory accesses, etc.). Variations concern the number of instructions acquired per cycle (2 or 4) and the size of the groups, which can vary from 2 to 7 in the examples cited in this article.

Whatever the variants, the number of instructions that can be launched in one clock cycle is limited, and they are close together in the sequential flow of instructions. Newer instructions may be executable, while older instructions are waiting for available...

You do not have access to this resource.
Logo Techniques de l'Ingenieur

Exclusive to subscribers. 97% yet to be discovered!

You do not have access to this resource. Click here to request your free trial access!

Already subscribed?


Ongoing reading
Multi-pipeline or "restricted data flow" superscalars

Article included in this offer

"Software technologies and System architectures"

( 230 articles )

Complete knowledge base

Updated and enriched with articles validated by our scientific committees

Services

A set of exclusive tools to complement the resources

View offer details

Dans les ressources documentaires

Hiérarchie mémoire : les caches

Entre le ou les processeurs d'un ordinateur et les organes de stockage existe une hiérarchie de mémoires,...

Processeurs superscalaires « flot de données »

Cet article décrit les processeurs superscalaires «flot de données restreints», le plus souvent appelés s...

Processeurs VLIW

Les processeurs VLIW s'appuient sur le compilateur pour utiliser le parallélisme entre les instructions d...

Processeurs graphiques totalement programmables (GPU)

Après avoir rappelé les différentes étapes qui ont mené des cartes graphiques des années 1980 aux process...

WhitePaper
4 January 2023
Introduction à l’intelligence artificielle

l\'IA s\'emploie à résoudre les problématiques qui relèvent de diverses activités humaines (perception, prise de décision, planification, diagnostic, interpréta...

Tous les livres blancs
Article Le darkweb, entre phantasme et réalité
1 August 2016
Le darkweb, entre phantasme et réalité

Il ne se passe pas une semaine sans qu’un média ou un homme politique présente le darkweb comme la Cour des Miracles version numérique. La réalité est plus nuan...

Toutes les actualités
Contact us