6. Caches et programmes utilisateur
La structure et l'organisation matérielle des caches internes aux processeurs relèvent des concepteurs de ces processeurs. Ce n'est que marginalement, et pour des processeurs configurables ou intégrés dans des FPGA ( Field Programmable Gate Array ) que le concepteur d'un système matériel peut, de manière limitée, définir les caractéristiques des caches utilisés.
La partie de la hiérarchie mémoire constituée des niveaux de cache et de la mémoire principale étant gérée par le matériel, la hiérarchie de caches est « transparente » à l'utilisateur et il peut l'ignorer : quelle que soit la manière dont il écrit un programme dans un langage de haut niveau, si le programme écrit est correct, après compilation, il s'exécute correctement. Dès que l'on aborde les problèmes de temps d'exécution, la situation est complètement différente....
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Caches et programmes utilisateur
Remarques pour conclure
Sources bibliographiques
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
"Technologies logicielles Architectures des systèmes"
(
408 articles
)
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
