Architecture mémoire des DSP
Processeurs de traitement numérique du signal (DSP)

Ajouter à la bibliothèque

E3565 V1 Archive

Architecture mémoire des DSP
Processeurs de traitement numérique du signal (DSP)

Auteur(s) : Gérard BLANCHET, Patrick DEVRIENDT

Date de publication : 10 février 2000 | Read in english

Ajouter à la bibliothèque Ajouter à la bibliothèque

Logo Techniques de l'Ingenieur Cet article est réservé aux abonnés
Pour explorer cet article plus en profondeur Consulter un extrait gratuit

Déjà abonné ?

2. Architecture mémoire des DSP

C’est un lieu commun de dire que la mémoire constitue « le » goulot d’étranglement pour le fonctionnement d’un processeur. Nombre d’artifices peuvent être utilisés afin d’obtenir un débit compatible avec la rapidité du processeur : caches, organisation en bancs et accès en rafale ( burst access ), mémoire multiaccès, etc.  [2] .

.Diagramme simplifié de l’architecture...
Cet article est réservé aux abonnés
Logo Techniques de l'Ingenieur

Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.

Cet article est réservé aux abonnés Consulter un extrait gratuit

Déjà abonné ?


Article inclus dans l'offre

"Électronique"

( 494 articles )

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques.

Services

Quiz, médias, tableaux, formules, vidéos, etc.

Des modules pratiques

Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.

Des avantages inclus

Un ensemble de services exclusifs en complément des ressources.

Voir le détail de l'offre

Inscrivez-vous aux newsletters !

Contactez-nous