7. Conclusion
Le fonctionnement du transistor MOS a été décrit en se focalisant sur son architecture conventionnelle ( bulk ). Une description et une modélisation de son comportement théorique idéal ont d’abord été proposées. Celles-ci ont ensuite été enrichies par l’inclusion de phénomènes parasites, certains devenant prépondérants avec la réduction des dimensions. Les solutions technologiques mises en œuvre ont alors été exposées, tout comme l’évolution des métriques de performance associées, indispensables pour capturer au mieux l’efficacité des optimisations technologiques.
Malgré de nombreuses optimisations technologiques, l’architecture conventionnelle de transistor MOS a atteint ses limites au nœud 20 nm et l’industrie a fait le choix de se tourner vers d’autres architectures pour poursuivre la loi de Moore : le FD-SOI et les architectures...
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Conclusion
Glossaire
Sources bibliographiques
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
"Électronique"
(
494 articles
)
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
