Technologies CMOS - Transistor MOS

Depuis la commercialisation en 1971 du premier circuit intégré par Intel (Intel 4004), les technologies CMOS (Complementary Metal-Oxide Semiconductor) silicium n’ont cessé d’être optimisées, afin d’être plus performantes et plus denses : maximiser la vitesse, minimiser la consommation, tout en réduisant la surface occupée par chaque transistor. Le compromis à optimiser est aujourd’hui plus large et tient aussi compte de l’impact environnemental : on parle aujourd’hui de PPACE, pour Power Performance Area Cost Environment. À titre d’exemple, entre 1971 et 2012 (entre le Intel 4004 et le Intel core I7), la densité d’intégration a été multipliée par 40 000 et la vitesse par 27 000. Décrire et justifier comment quantifier la densité d’intégration, comment évaluer, mais aussi optimiser la performance d’un transistor MOS et son lien avec la performance d’un circuit intégré numérique sera l’objectif principal de cet article.

En commençant par la description de notions de base, les différents régimes de fonctionnement du dispositif simplifié sur silicium seront décrits, via la variation de la capacité MOS en fonction de la tension, pour définir le concept de tension de seuil, valeur limite entre les états ouvert et fermé du transistor (ON et OFF). Le fonctionnement du transistor MOS sera ensuite explicité, en partant du cas idéal pour aller jusqu’au transistor ultime, en se basant le plus souvent possible sur des équations simples, qui n’ont pas pour but d’être précises, mais d’illustrer et pondérer l’influence des différents paramètres. La réduction des dimensions du transistor, leur impact sur son comportement et sa performance, les limitations associées et les solutions mises en place pour poursuivre sa miniaturisation tout en améliorant sa performance seront explicités. Les évolutions d’architecture et de règles de dessin nécessitent la mise en place de nouvelles figures de mérite et métriques de performances, qui seront chacune détaillées et justifiées. Tout au long de cet article, les liens entre performance du transistor et performance du circuit d’une part, et comportement du transistor et solution technologique d’autre part, seront autant que possible explicités. Les spécificités de la construction d’une technologie CMOS seront également abordées : offrir différents dispositifs avec un procédé d’intégration unique. Enfin, la nécessité de se tourner vers de nouvelles architectures de transistor MOS sera abordée : c’est le tournant pris par l’industrie de la microélectronique dans les années 2010 pour continuer de suivre la loi de Moore.