3. Architectures parallèles de turbo-décodeur
Nos travaux s'inscrivent dans la continuité des recherches menées à TELECOM Bretagne sur l'implantation sur silicium de turbo-décodeurs de codes produits. À la suite de leur invention, une première thèse fut lancée dans laquelle les premières architectures de TDCP ont été définies . En 1997, un premier prototype de turbo-décodeur est conçu sur cible programmable. L'architecture mise en œuvre était une structure pipe-line , constituée d'un décodeur EPSP et de mémoires d'entrelacement par demi-itération ; il fonctionnait à 2 Mbits/s avec les FPGA de l'époque. Suite au dépôt d'un premier brevet en 2000
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Architectures parallèles de turbo-décodeur
Implantation d'un turbo-décodeur RS à 5 Gbit/s
Sources bibliographiques
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
"Réseaux Télécommunications"
(
238 articles
)
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
