4. Implantation d'un turbo-décodeur RS à 5 Gbit/s
Le lecteur pourra se reporter à .
L'objectif du prototype est de démontrer que le turbo-décodeur RS peut effectivement atteindre des débits utiles supérieurs au Gbit/s sur circuits programmables de type FPGA. Le code élémentaire RS a été choisi afin de profiter du parallélisme de symboles de ces codes (ici 1 symbole = 5 bits). La carte de prototypage utilisée est une carte de la société Dinigroup qui contient 6 circuits Virtex5 programmables de chez Xilinx. Chaque FPGA peut émuler jusqu'à 12 millions de portes logiques. Le code élémentaire est un code RS (31,29) qui donne un rendement de 0,88 pour 841 symboles utiles de 5 bits. Pour chaque demi-itération,...
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Implantation d'un turbo-décodeur RS à 5 Gbit/s
Conclusion
Sources bibliographiques
Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
"Réseaux Télécommunications"
(
238 articles
)
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
