Conclusion
5 gigabits/s de débit utile pour un turbo-décodeur

L'utilisation et le décodage itératif de code produit RS comme code correcteur d'erreurs dans des systèmes demandant des débits supérieurs au Gbit/s ont été présentés dans cet article. Leur conception sur circuits programmables qui met en œuvre des architectures innovantes nous a permis de démontrer la faisabilité de codes correcteurs d'erreurs fonctionnant à des débits supérieurs à 1 Gbit/s ; 10 Gbit/s peuvent être atteints sur FPGA et ce résultat ouvre l'application de ce type d'architecture aux réseaux d'accès optiques (figure 7 ). En changeant de code (longueur n  = 63 par exemple) et de technologie (technologie CMOS ASIC 0,045 µm, par exemple), il est désormais possible d'implanter des codes correcteurs d'erreurs utilisant des techniques itératives dans...