PCI révision 2.2
Bus PCI

Ajouter à la bibliothèque

H1028 V1 Archive

PCI révision 2.2
Bus PCI

Auteur(s) : Jean CALLOT, Michel DUPLESSY

Date de publication : 10 août 2000

Ajouter à la bibliothèque Ajouter à la bibliothèque

Logo Techniques de l'Ingenieur Cet article est réservé aux abonnés
Pour explorer cet article plus en profondeur Consulter un extrait gratuit

Déjà abonné ?

5. PCI révision 2.2

Quelques modifications apparaissent dans la nouvelle révision de la spécification. On peut noter par exemple la suppression des signaux de gestion du cache, l’aménagement des cycles avec verrouillage du bus, l’apparition d’interruptions par message ( message signaled interrupt ).

D’autres modifications étendent les possibilités du bus PCI : elles portent sur l’extension des paramètres définis dans l’espace de configuration et l’usage des ponts PCI-PCI. On note aussi une spécification plus complète de la gestion de la puissance électrique, bien utile pour les PC portables.

Par ailleurs, la cohabitation avec le bus AGP ( accelerated graphics port ) spécialisé dans les transferts à haut débit destinés au contrôleur graphique est entérinée.

Cet article est réservé aux abonnés
Logo Techniques de l'Ingenieur

Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.

Cet article est réservé aux abonnés Consulter un extrait gratuit

Déjà abonné ?


Article inclus dans l'offre

"Technologies logicielles Architectures des systèmes"

( 408 articles )

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques.

Services

Quiz, médias, tableaux, formules, vidéos, etc.

Des modules pratiques

Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.

Des avantages inclus

Un ensemble de services exclusifs en complément des ressources.

Voir le détail de l'offre

Inscrivez-vous aux newsletters !

Contactez-nous