Évolution des mémoires à semi-conducteurs à accès aléatoire

Depuis les premières mémoires intégrées vives statiques et dynamiques de la société Intel apparues respectivement en 1969 et 1971, ce composant n’a cessé d’évoluer en termes de capacité de stockage et de performance, principalement le temps de latence et le débit. La capacité de la mémoire dynamique est ainsi passée de 1 Kib (référence Intel 1103 - 1971) à 8 Gib (DDR3 SDRAM - 2012) et son temps de cycle a débuté à 580 ns pour arriver aux alentours de 40 ns (modèle 1600 9-9-9-24, ligne activée) pour une lecture aléatoire (mêmes références que précédemment).

L’objet de cet article est de retracer les évolutions techniques de la mémoire à semi-conducteurs. Les différents sous-ensembles de ce composant, qui sont la matrice de mémorisation, la logique de contrôle périphérique et l’interface, sont d’abord présentés. Nous détaillons ensuite l’évolution de chacun d’eux. Par ailleurs les progrès de l’intégration font qu’il est aujourd’hui possible d’intégrer un système informatique sur une seule puce. La mémoire qui y est intégrée se nomme mémoire embarquée. Nous précisons ses avantages. Pour terminer, nous esquissons ce que pourrait être la « mémoire idéale » à partir des recherches actuelles. Son portrait pourrait être une capacité de stockage identique à celle des mémoires « classiques », une absence de volatilité de l’information, un débit compatible avec les architectures de processeurs actuelles et une meilleure efficacité énergétique. Nous présentons en particulier trois réponses industrielles actuelles que sont les mémoires à changement de phase, ferroélectriques et magnétorésistives dont les représentants respectifs sont la PCRAM, la FRAM et la MRAM.