Test des circuits intégrés numériques - Notions de base. Génération de vecteurs

Le test des circuits intégrés n’est pas un domaine nouveau, mais il est en perpétuelle mutation. Lors des premiers pas dans la production de circuits intégrés, l’ingénieur de conception et l’ingénieur chargé du test étaient généralement bien dissociés. Le premier décidait des éléments à implanter dans le circuit et du dessin de ces éléments sur le substrat physique ; le second décidait ensuite comment déterminer efficacement, en fin de production, si le circuit n’était pas entaché d’un défaut de fabrication et pouvait être livré au client. Le premier devait donc garantir une fonctionnalité exempte d’erreur de conception ; le second devait assurer la détection de tout défaut physique. Avec la croissance rapide de la complexité des circuits, cette séparation nette des responsabilités est devenue caduque. L’évolution vers la haute intégration (VLSI : Very Large Scale Integration ) a eu pour conséquence l’impossibilité de tester efficacement le circuit en production si le test n’a pas été prévu pendant la conception ; la qualité et le coût du test sont devenus directement liés aux choix de conception et aux informations fournies par le concepteur pour la préparation du test.

La préparation des vecteurs de test est donc aujourd’hui de la responsabilité du concepteur et la notion de conception en vue du test (DFT : Design for Testability) est apparue (cf. § 2 à 5). En effet, dans un nombre croissant de cas, des dispositifs spécifiques doivent être ajoutés dans le circuit pour permettre d’atteindre le niveau de qualité de test requis.

L’objectif de cet article est de donner une vue d’ensemble des concepts importants du domaine, sans chercher à prétendre à l’exhaustivité. Les informations données dans la documentation permettront à chacun d’approfondir les points nécessaires dans un contexte donné. En particulier, cet article ayant été résolument rédigé dans l’optique du concepteur, les aspects liés à la mise en œuvre du test en phase de production seront très peu abordés. Les caractéristiques des équipements de test (ATE) ne seront mentionnées que dans le cas où elles ont un impact direct sur le travail du concepteur. Par ailleurs, cet article se concentrera sur le test des circuits numériques. De plus, le cas des circuits asynchrones ou en filière autre que CMOS (complementary metal oxide semiconductor) ne sera pas explicitement abordé.

En parallèle de l’accroissement de complexité des circuits intégrés, il faut noter l’évolution vers la haute densité des circuits imprimés et des technologies d’encapsulation (en particulier, l’accroissement du nombre de montages de circuits intégrés dans des modules multi-circuits ou MCM). Les problèmes de points d’accès, bien connus dans le domaine...