Multi-pipelines dans les processeurs scalaires
Processeurs superscalaires multi-pipelines

Ajouter à la bibliothèque

H1010 V1 Article de référence

Multi-pipelines dans les processeurs scalaires
Processeurs superscalaires multi-pipelines

Auteur(s) : Daniel ETIEMBLE, François ANCEAU

Relu et validé le 3 août 2022 | Read in english

Ajouter à la bibliothèque Ajouter à la bibliothèque

Logo Techniques de l'Ingenieur Cet article est réservé aux abonnés
Pour explorer cet article plus en profondeur Consulter un extrait gratuit

Déjà abonné ?

2. Multi-pipelines dans les processeurs scalaires

Pour les instructions de calcul monocycle des processeurs scalaires, la boîte à opération (UAL) est disponible à chaque cycle d'horloge car elle n'utilise qu'un cycle par opération pour une instruction sur des données entières. D'autre part, il n'y a pas de dépendances de données en utilisant les techniques de court-circuit permettant de réinjecter la sortie de l'UAL vers une de ses entrées.

Des problèmes existent pour les instructions de chargement ( load ) et pour les instructions de rupture de séquence (sauts et branchement). Pour le pipeline simple (figure  3 ), des solutions existent pour limiter leur impact. Les compilateurs peuvent masquer la latence des instructions de chargement. Une solution...

Cet article est réservé aux abonnés
Logo Techniques de l'Ingenieur

Cet article est réservé aux abonnés. Il vous reste 92 % à découvrir.

Cet article est réservé aux abonnés Consulter un extrait gratuit

Déjà abonné ?


Article inclus dans l'offre

"Technologies logicielles Architectures des systèmes"

( 408 articles )

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques.

Services

Quiz, médias, tableaux, formules, vidéos, etc.

Des modules pratiques

Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.

Des avantages inclus

Un ensemble de services exclusifs en complément des ressources.

Voir le détail de l'offre

Dans les ressources documentaires

Hiérarchie mémoire : les caches

Entre le ou les processeurs d'un ordinateur et les organes de stockage existe une hiérarchie de mémoires,...

Processeurs superscalaires « flot de données »

Cet article décrit les processeurs superscalaires «flot de données restreints», le plus souvent appelés s...

Processeurs VLIW

Les processeurs VLIW s'appuient sur le compilateur pour utiliser le parallélisme entre les instructions d...

Processeurs graphiques totalement programmables (GPU)

Après avoir rappelé les différentes étapes qui ont mené des cartes graphiques des années 1980 aux process...

WhitePaper
4 janvier 2023
Introduction à l’intelligence artificielle

l\'IA s\'emploie à résoudre les problématiques qui relèvent de diverses activités humaines (perception, prise de décision, planification, diagnostic, interpréta...

Tous les livres blancs
Article Le darkweb, entre phantasme et réalité
1 août 2016
Le darkweb, entre phantasme et réalité

Il ne se passe pas une semaine sans qu’un média ou un homme politique présente le darkweb comme la Cour des Miracles version numérique. La réalité est plus nuan...

Toutes les actualités

Inscrivez-vous aux newsletters !

Contactez-nous