Introduction à l’exploration d’architecture d’ASIC

1. Conception RTL

1.1 Développement de l’algorithme

1.2 Explorer des alternatives architecturales

2. Un algorithme très simple

2.1 Dépendances

2.2 Synthèse RTL/implémentation combinatoire

2.3 Allocation de ressources

2.4 Séquencement

2.5 Logique de contrôle/machine d’états

2.6 Mémoire

2.7 Éléments du data-path (chemin de données)

3. Considérations de timing

3.1 Diagramme de Gantt

3.2 Opérations chaînées

3.3 Opérations multicycle

4. Exploration d’architecture

4.1 Un survol de Monet

4.2 Allocation automatique

4.3 Séquencement automatique

4.4 Partitionnement, partage de ressources, optimisations RTL

4.5 Monet permet l’exploration d’architecture interactive et l’analyse de compromis

4.6 Exemple concret de description comportementale et d’exploration d’architecture

5. Conclusions

fin de présenter les concepts associés à l’exploration d’architecture d’ASIC (Application Integrated Circuits), nous examinerons dans un premier temps un design fort simple, et discuterons des différentes étapes entrant dans une conception traditionnelle utilisant la synthèse RTL (Register-Transfert Level). Sur cet exemple très simple nous montrerons qu’il existe différentes solutions d’architecture, chacune répondant à des contraintes spécifiques. Cette exploration d’architecture « manuelle », sur un design très simple, montrera à quel point ce processus peut devenir compliqué et coûteux sur un projet plus conséquent.

Nous montrerons alors comment un outil d’exploration d’architecture, comme Monet, automatise ces étapes et permet d’augmenter sensiblement la qualité des résultats tout en gagnant sur le temps de développement.

La terminologie associée à la synthèse comportementale sera présentée.