Packaging des circuits intégrés

1 - Généralités

• 1.1 - Définition
• 1.2 - Niveaux de packaging
  Figure 1 - Niveaux du packaging
• 1.3 - Besoins par domaine
• 1.4 - Supports et procédés

2 - Circuits intégrés

• 2.1 - Densité
• 2.2 - Taille
  Figure 2 - Évolution du nombre de transistors dans un circuit intégré Figure 3 - Influence du pas des plots de sortie sur la taille de puce, pour 400 plots
• 2.3 - Complexité
  Figure 4 - Évolution du nombre d’entrées-sorties des circuits intégrés, par domaine (White Book, Pidea Technical Programme 2001)

3 - Supports d’interconnexion

• 3.1 - Généralités
  Figure 5 - Comparaison de la densité des circuits intégrés et des circuits imprimés (BPA & SOFRES Conseil estimates)
• 3.2 - Supports d’interconnexion organiques
  Figure 6 - Schéma d’un circuit imprimé en verre-époxyde, complété de couches externes haute-densité
• 3.3 - Supports d’interconnexion céramiques

4 - Boîtiers

• 4.1 - Boîtiers à piquer
• 4.2 - Boîtiers pour montage en surface
  Figure 8 - Taille d’un QFP (sorties périphériques) selon le pas et le nombre de sorties Figure 9 - Boîtier BGA plastique
• 4.3 - Standard de facto : boîtiers CMS matriciels
• 4.4 - Tendances
  Tableau 1

5 - Procédés d’assemblage

• 5.1 - Microcâblage filaire
  Figure 10 - Séquence d’un câblage ball bonding Figure 11 - Microcâblage ball bonding à 50 µm de pas (K&S USA, via Caléo Electronique) Figure 12 - Zone câblée en wedge bonding au pas de 50 µm (K&S USA, via Caléo Electronique)
• 5.2 - TAB (transfert automatique sur bande)
  Figure 13 - Araignée TAB au format 70 mm avec une puce de 12 mm et 316 sorties au pas de 125 µm
• 5.3 - Puces nues montées retournées (Flip Chip)
  Figure 14 - Principe du procédé d’assemblage par flip-chip Figure 15 - Bossages d’or électrodéposé, 24 µm de hauteur (Fraunhofer IZM Berlin, Mr Andreas Ostmann) Figure 16 - Bossages d’alliage étain-plomb au pas de 500 µm, réalisés par sérigraphie sur une sous-couche de nickel electroless (Fraunhofer IZM Berlin, Mr Andreas Ostmann) Figure 17 - Coupe d’un bossage du type de la figure  (Fraunhofer IZM Berlin, Mr Andreas Ostmann)
• 5.4 - Brasage tendre
• 5.5 - Collage
  Figure 18 - Principe des adhésifs conducteurs anisotropes
• 5.6 - Connecteurs
• 5.7 - Rendements d’assemblage

6 - Exemples de filières d’assemblage

• 6.1 - CMS (composants montés en surface)
• 6.2 - MCM (Multi Chip Modules)
  Figure 19 - Module processeur d’usage général à base de 68020 (GEC Marconi Research Centre)
• 6.3 - Convergence des filières d’assemblage

7 - Performances électriques des assemblages

• 7.1 - Transmission du signal
  Tableau 2
• 7.2 - Puissance et bruits

8 - Performances thermiques

• 8.1 - Mesures de températures
• 8.2 - Modes de refroidissement
  Tableau 3
• 8.3 - Simulations thermiques

9 - Qualité et fiabilité des assemblages

• 9.1 - Testabilité électrique
• 9.2 - Vérification en cours de fabrication
• 9.3 - Exemples de défaillances dues à l’environnement
• 9.4 - Défaillances thermomécaniques
  Figure 20 - Mécanisme de corrosion sous tension Tableau 4