Présentation
RÉSUMÉ
Cet article a pour objectif de fournir les bases de compréhension du fonctionnement des transistors de type MOS (métal-oxyde-semi-conducteur) sur silicium, de leur fabrication, leurs avantages et leurs limitations. Après une introduction sur la structure des transistors MOS et sur le fonctionnement d’une capacité MOS, les caractéristiques électriques d’un transistor seront décrites afin de se familiariser avec les différents régimes de fonctionnement. Un soin particulier sera apporté à la description de l’évaluation de la performance et son optimisation, tout en faisant le lien avec l’évolution des développements technologiques et leurs limitations associées. L’évolution de l’architecture conventionnelle de transistor MOS face à la réduction des dimensions sera décrite jusqu’à l’introduction de nouvelles architectures de transistor pour pouvoir continuer à suivre la loi de Moore.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Joris LACORD : Docteur en microélectronique - Ingénieur de recherche - Leti, Commissariat à l'énergie atomique et aux énergies alternatives (CEA), Grenoble, France
INTRODUCTION
Depuis la commercialisation en 1971 du premier circuit intégré par Intel (Intel 4004), les technologies CMOS (Complementary Metal-Oxide Semiconductor) silicium n’ont cessé d’être optimisées, afin d’être plus performantes et plus denses : maximiser la vitesse, minimiser la consommation, tout en réduisant la surface occupée par chaque transistor. Le compromis à optimiser est aujourd’hui plus large et tient aussi compte de l’impact environnemental : on parle aujourd’hui de PPACE, pour Power Performance Area Cost Environment. À titre d’exemple, entre 1971 et 2012 (entre le Intel 4004 et le Intel core I7), la densité d’intégration a été multipliée par 40 000 et la vitesse par 27 000. Décrire et justifier comment quantifier la densité d’intégration, comment évaluer, mais aussi optimiser la performance d’un transistor MOS et son lien avec la performance d’un circuit intégré numérique sera l’objectif principal de cet article.
En commençant par la description de notions de base, les différents régimes de fonctionnement du dispositif simplifié sur silicium seront décrits, via la variation de la capacité MOS en fonction de la tension, pour définir le concept de tension de seuil, valeur limite entre les états ouvert et fermé du transistor (ON et OFF). Le fonctionnement du transistor MOS sera ensuite explicité, en partant du cas idéal pour aller jusqu’au transistor ultime, en se basant le plus souvent possible sur des équations simples, qui n’ont pas pour but d’être précises, mais d’illustrer et pondérer l’influence des différents paramètres. La réduction des dimensions du transistor, leur impact sur son comportement et sa performance, les limitations associées et les solutions mises en place pour poursuivre sa miniaturisation tout en améliorant sa performance seront explicités. Les évolutions d’architecture et de règles de dessin nécessitent la mise en place de nouvelles figures de mérite et métriques de performances, qui seront chacune détaillées et justifiées. Tout au long de cet article, les liens entre performance du transistor et performance du circuit d’une part, et comportement du transistor et solution technologique d’autre part, seront autant que possible explicités. Les spécificités de la construction d’une technologie CMOS seront également abordées : offrir différents dispositifs avec un procédé d’intégration unique. Enfin, la nécessité de se tourner vers de nouvelles architectures de transistor MOS sera abordée : c’est le tournant pris par l’industrie de la microélectronique dans les années 2010 pour continuer de suivre la loi de Moore.
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
MOTS-CLÉS
VERSIONS
- Version archivée 1 de sept. 1987 par René MICOLET
- Version archivée 2 de févr. 2000 par Thomas SKOTNICKI
DOI (Digital Object Identifier)
Présentation
Miniaturisation, optimisation du transistor et effets parasitesArticle inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
3. Fonctionnement du transistor MOS « réel »
La tension de seuil évaluée sur la capacité MOS nous donne la tension de grille qui sépare les états bloqué et passant (OFF et ON en anglais) du transistor MOS infiniment long. L’état ouvert correspond au régime d’inversion forte, l’état bloqué aux autres régimes. Cette partie propose la description du fonctionnement du transistor MOS en se focalisant sur le transistor MOS de type N (nMOS), avec un substrat de type P et des accès de type N, donc un courant à l’état passant composé d’électrons. Le même raisonnement pourra être mené pour décrire le fonctionnement du pMOS, en changeant seulement le type du dopage dans les équations, c’est-à-dire le signe des charges : l’état passant d’un nMOS est obtenu pour
, alors qu’il est obtenu pour
pour un pMOS.
3.1 Le transistor à canal long
La variation du courant de drain en fonction de la tension de grille
pour un transistor nMOS est donnée sur la figure 9 avec les principales figures de mérite. La caractéristique idéale du transistor MOS tirée de la figure 3 est également tracée à titre de comparaison. Le régime OFF, aussi dit « sous le seuil » pour
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
Fonctionnement du transistor MOS « réel »
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
