Article précédent
Transistors et circuits intégrés à hétérostructures (III-V)ARCHIVE | Réf : E2455 v1
Auteur(s) : Frédéric ROUSSEAU
Date de publication : 10 févr. 2005
Article suivant
Diodes et transistors bipolaires discretsCet article fait partie de l’offre
Électronique (226 articles en ce moment)
Cette offre vous donne accès à :
Une base complète et actualisée d'articles validés par des comités scientifiques
Un service Questions aux experts et des outils pratiques
Des Quiz interactifs pour valider la compréhension et ancrer les connaissances
Quitter la lecture facile
5.1 Évolution vers la conception des circuits multiprocesseurs monopuces
La complexité des applications dans les domaines du multimédia, de la téléphonie mobile ou des jeux est telle que les systèmes qui réalisent ces fonctions sont composés de plusieurs processeurs (ou nœuds de calcul) associés à des composants existants interconnectés par un réseau de communication performant (figure 15). À cela s’ajoute un espace mémoire pour stocker un volume de données très important puisque, dans certaines applications, la moitié de la surface du système est due à la mémoire. Étant donné que tous ces systèmes correspondent à des marchés de masse, ils sont tous (ou seront) intégrés sur une seule puce (SoC pour System on Chip ou système monopuce) afin de réduire les coûts de production. Il est prévu que ces systèmes soient les principaux vecteurs d’orientation de toute l’industrie des semiconducteurs.
L’architecture de ces systèmes multiprocesseurs monopuces est décomposée en couches (figure 16) pour maîtriser la complexité des parties matérielle et logicielle. La couche la plus basse de la partie matérielle contient les principaux composants de l’architecture. La couche du réseau de communication est un ensemble de dispositifs qui permet aux différents composants d’interagir. Il s’agit maintenant d’un réseau de communication complexe. Les couches supérieures concernent la partie logicielle. La couche d’interface logiciel/matériel isole le matériel (auquel elle est intimement liée) du reste du logiciel à l’aide de fonctions de bas niveau permettant d’accéder aux ressources matérielles. Les programmes de l’application (couche haute) sont adaptés à l’architecture par un ensemble de fonctions de gestion de ressources (partage du temps du processeur, de la mémoire...), généralement réalisées par le système d’exploitation.
Un tel modèle d’architecture induit des changements dans la méthode de conception.
Au niveau de l’architecture matérielle, les composants de base sont séparés de la couche de communication. Dans les schémas traditionnels, le travail de l’architecte consistait à tailler des composants sur mesure afin de prévoir les interconnexions de manière efficace et d’obtenir...
Vous êtes abonné à cette offre ?
Connectez-vous !
Vous souhaitez découvrir cette offre ?
Cet article est inclus dans l'offre :
ÉLECTRONIQUE
(1) - AIRIAU (R.), BERGE (J.M.), OLIVE (V.), ROUILLARD (J.) - VHDL : langage, modélisation, synthèse. - Presses Polytechniques et Universitaires Romandes (1998).
(2) - DE MICHELI (G.) - Synthesis and Optimization of digital Circuits. - Graw Hill (1994).
(3) - GAJSKI (D.) - High Level Synthesis : Introduction to Chip and System Design. - Kluwer Academic Publishers (1992).
(4) - GAJSKI (D.D.), VAHID (F.) - Specification and Design of Embedded Hardware-Software Systems. - IEEE Design & Test of Computers, p. 53-67, printemps (1995).
(5) - GAJSKI (D.D.), ZHU (J.), ZOMER (R.), GERSTLAUER (A.), ZHAO (S.) - SpecC Specification Language and Methodology. - Kluwer Academic Publishers (1997).
(6) - JERRAYA (A.A.) - Behavioral Synthesis and Component reuse with VHDL. - Kluwer Academic Publishers (1997).
SystemC Design Language http://www.systemc.org/
Laboratoire TIMA http://tima.imag.fr/
Design Automation Conference http://www.dac.com/
Design Automation & Test in Europe http://www.date-conference.com/
International Technology Roadmap for Semiconductors (ITRS) http://public.itrs.net/
Vendeurs d’outils de CAO : Synopsys http://www.synopsys.com/
Cadence http://www.cadence.com/
HAUT DE PAGE2 Thèses récentes (concernant le paragraphe 5.1)
* - http://corail.sudoc.abes.fr
GHARSALLI (F.) - Conception des interfaces logiciel-matériel pour l’intégration des mémoires globales dans les systèmes monopuces. - Thèse de doctorat d’informatique, INPG, soutenue le 1er juillet 2003.
BAGHDADI (A.) - Exploration et conception systématique d’architectures multiprocesseurs monopuces dédiées à des applications spécifiques. - Thèse de doctorat de microélectronique, INPG, soutenue le 14 mai 2002.
* - Un exemple de système intégré monopuce est montré figure .
HAUT DE PAGEDÉTAIL DE L'ABONNEMENT :
TOUS LES ARTICLES DE VOTRE RESSOURCE DOCUMENTAIRE
Accès aux :
Articles et leurs mises à jour
Nouveautés
Archives
Articles interactifs
Formats :
HTML illimité
Versions PDF
Site responsive (mobile)
Info parution :
Toutes les nouveautés de vos ressources documentaires par email
DES ARTICLES INTERACTIFS
Articles enrichis de quiz :
Expérience de lecture améliorée
Quiz attractifs, stimulants et variés
Compréhension et ancrage mémoriel assurés
DES SERVICES ET OUTILS PRATIQUES
Votre site est 100% responsive, compatible PC, mobiles et tablettes.
FORMULES
| Formule monoposte | Autres formules | |
|---|---|---|
| Ressources documentaires | ||
| Consultation HTML des articles | Illimitée | Illimitée |
| Quiz d'entraînement | Illimités | Illimités |
| Téléchargement des versions PDF | 5 / jour | Selon devis |
| Accès aux archives | Oui | Oui |
| Info parution | Oui | Oui |
| Services inclus | ||
| Questions aux experts (1) | 4 / an | Jusqu'à 12 par an |
| Articles Découverte | 5 / an | Jusqu'à 7 par an |
| Dictionnaire technique multilingue | Oui | Oui |
|
(1) Non disponible pour les lycées, les établissements d’enseignement supérieur et autres organismes de formation. |
||
| AJOUTER AU PANIER | DEMANDER UN DEVIS | |
Information
Quiz d'entraînement bientôt disponible
