Présentation
RÉSUMÉ
La conception de nouveaux modes d’intégration et l’emploi de méthodes collectives pour réaliser des composants électroniques ont eu un impact majeur sur l’évolution des procédés d’encapsulation et d’interconnexion associés. Cet article passe en revue les principaux modes d’intégration, leurs enjeux et les différentes solutions technologiques s’y rapportant. Quelques problématiques en découlant sont également abordées.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Gilles POUPON : Expert International - CEA-LETI, Minatec, Grenoble, France
INTRODUCTION
La pénétration de l’électronique dans pratiquement tous les segments de la société (communications, transport, éducation, agriculture, divertissement, soins de santé, contrôles environnementaux, recherche et défense) contribue à l’accélération des procédés technologiques pour réaliser les composants et, par conséquence, leur intégration. Répondre à la diversité de la demande, pour un coût moindre et avec une meilleure performance est impossible sans changements majeurs dans l’architecture, les matériaux et les procédés d’encapsulation (« packaging ») des composants et modules électroniques. Ces nouvelles technologies de packaging s’appellent « system-in-package », « wafer level packaging », « intégration 3D », « through silicon vias » et « interposeurs ». Les besoins en composants étant en perpétuelle croissance, il faut faire face à deux évolutions majeures qui concernent d’une part la diminution de la taille des composants électroniques (le « more Moore ») et d’autre part, l’augmentation de la fonctionnalité (le « more than Moore »). Pour cela, l’innovation passe par le développement de nouvelles technologies, l’émergence de nouveaux niveaux d’intégration, l’extension des technologies existantes vers de nouvelles applications et, bien entendu par l’évolution des composants électroniques.
Un glossaire et un tableau de sigles sont présentés en fin d’article, le lecteur est invité à s’y référer tout au long de sa lecture.
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
DOI (Digital Object Identifier)
Présentation
ConclusionArticle inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
5. Intégration 3D
5.1 Enjeux
L’un des enjeux de l’industrie semi-conducteur est de répondre simultanément à la course à l’intégration, à l’amélioration des performances et la diminution des coûts Ces enjeux ont orienté les feuilles de route des principaux fondeurs et ont permis des avancées technologiques très importantes. Par exemple, la réduction de la dimension des composants a permis d’accroître la rapidité d’exécution et d’améliorer les performances des composants annoncés par la loi de Moore (performances multipliées par deux tous les 18 mois) ; on est capable de fabriquer des puces avec plus d’un milliard de transistors.
L’intégration 3D (tridimensionnelle) permet donc d’aller au-delà de la loi de Moore pour les composants. En effet, cette technologie qui consiste à empiler des composants permet de miniaturiser les systèmes et de réduire les densités d’interconnexions sans diminuer la taille des transistors (au lieu de les assembler en deux dimensions sur un support (comme les SOC) (figure 33). Un gain sur les coûts de production est également attendu, c’est ce que l’on appelle le more Moore.
Prise au sens large, l’intégration 3D regroupe aussi l’intégration hétérogène qui consiste à empiler des fonctions ou des matériaux dissemblables sur un même support. Dans ce cas, même s’il ne s’agit pas d’augmenter la densité d’interconnexions, mais plutôt d’innover en matière de systèmes, les étapes technologiques de base à maîtriser sont identiques, on parle dans ce cas de technologie more than Moore.
Les avantages de l’intégration 3D sont donc :
-
l’augmentation de la fréquence de travail des dispositifs (rapidité d’exécution) ;
-
la réduction des délais d’interconnexion (rapidité de transmission) ;
-
l’augmentation par la miniaturisation de la densité d’assemblage ;
-
la combinaison à proximité du CMOS des fonctions de natures différentes (intégration).
5.2 Différents niveaux d’intégration 3D
Comme pour les niveaux d’interconnexion...
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
Intégration 3D
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
BIBLIOGRAPHIE
-
(1) - POUPON (G.) - Packaging avancé sur silicium – - Traité EGEM – Lavoisier (2008) – ISBN 978-2-7462-1950-2.
-
(2) - POUPON (G.) - Traitement des puces électroniques et nouveaux procédés d’interconnexion – - Traité EGEM – Lavoisier (2011) – ISBN 978-2-7462-2085-0. Chapitres 6, 7 et 8 rédigé par F Dosseul – Chapitre 9 rédigé par Aurélie Thuaire.
-
(3) - TUMMALA (R.) - Fundamentals of Microsystems packaging - McGraww-Hill (2001) – ISBN 0-07-137169-9
-
(4) - GARROU (P.), BOWER (C.), and RAMM (P.) - Handbook of 3D Integration – Volume 1 et 2 - Wiley-VCH (2008) – ISBN 978-3-527-32034-9.
-
(5) - DELEONIBUS (S.) - Intelligent integrated systems – Volume 1 – - Pan Stanford Series on Intelligent Nanosystems – Pan Stanford publishing (2014) – ISBN 978-981-4411-42-4.
-
...
DANS NOS BASES DOCUMENTAIRES
-
Circuits hybrides
-
Assemblage des circuits intégrés
-
Traitements de surface liés aux connexions en microélectronique
-
...
ANNEXES
IEEE Transactions on Components, Packaging and Manufacturing Technology, https://www.cpmt.org
Chip Scale Review – Haley Publishing – https://www.chipscalereview.com
Électronique Mag – Pistes et pastilles – Éditions Alain Milard
HAUT DE PAGE
Conférence ECTC (Electronic Components and Technology Conference) organisé par IEEE CPMT – http://www.ectc.net
Conférence IMAPS International Symposium on Microlectronics http://www.imaps.org
Forum MINAPAD – http://france.imapseurope.org/
HAUT DE PAGE
IPC : Association Connecting Electronics Industries- http://www.ipc.org/...
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
