Présentation

Article

1 - PRINCIPES DE BASE

2 - DESCRIPTION DU PROCÉDÉ FLIP CHIP

3 - UNDER BUMP METALLURGY (UBM)

4 - RÉALISATION DES MICROBILLES FUSIBLES DE SOUDURE

5 - CHOIX DU PROCÉDÉ D’ÉLABORATION

Article de référence | Réf : M1752 v1

Description du procédé flip chip
Traitements de surface liés aux connexions en microélectronique

Auteur(s) : Gilles POUPON

Relu et validé le 01 févr. 2016

Pour explorer cet article
Télécharger l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !

Sommaire

Présentation

RÉSUMÉ

Le procédé de câblage filaire « wire bonding » (face en haut), resté longtemps la technique de référence dans le packaging des puces électroniques, ne peut pas satisfaire les contraintes actuelles des dispositifs électroniques. Les composants possèdent maintenant, de par leur faible taille, des pas d’interconnexion très réduits, et des performances qui réclament une distribution électrique sans faille. Le procédé « flip chip » (face en bas) permet un packaging, de petites dimensions, mais à haute densité d’interconnexions, avec de nombreuses entrées/sorties, des connexions plus courtes, et une faible inductance.

Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.

Lire l’article

ABSTRACT

 

Auteur(s)

  • Gilles POUPON : Responsable Programme « packaging et interconnexions » CEA (Grenoble) - LETI

INTRODUCTION

Historiquement, les technologies de packaging des puces de microélectronique pouvaient prendre en compte un montage par la face arrière des puces sur le circuit, pour la simple raison que les performances des dispositifs électroniques n’étaient pas substantiellement remises en cause par leur packaging ou leur assemblage sur carte. Pendant de nombreuses années, la technique de référence dans ce domaine a été le câblage filaire (« wire bonding ») où chaque plot de la puce est relié individuellement au circuit. Même si ce procédé est toujours le plus employé (en particulier dans le secteur industriel), compte tenu de l’évolution des performances des composants, les dispositifs électroniques très sophistiqués ne peuvent pas seulement se satisfaire de connexions « périmétriques » possibles par cette technique. Par exemple, aujourd’hui les applications mobiles sont fortement affectées par la diminution de la taille et du poids (donc des composants de plus en plus petits et ayant un pas d’interconnexion réduit) et par une demande de très hautes performances ne pouvant pas être pénalisées par des retards dans la propagation du signal électrique ou par des contraintes de distribution de la puissance électrique (fréquences de plus en plus élevées). Par rapport à la technique de wire bonding (technologie « face en haut »), il a fallu donc imaginer une technologie permettant d’augmenter très sensiblement le nombre d’interconnexions électriques (intégration surfacique). Pour cela, la technologie « flip chip » (face en bas) permet d’obtenir un packaging à haute densité d’interconnexions (nombreuses entrées/sorties électriques), hautement performant (connexions plus courtes, faible inductance et faible bruit), de diminuer la taille des composants et la taille du packaging. Les traitements de surface intervenant dans ce procédé sont nombreux et les couches d’interconnexion sont également variées. C’est pourquoi nous avons souhaité présenter dans ce dossier les dernières évolutions dans ce domaine.

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

DOI (Digital Object Identifier)

https://doi.org/10.51257/a-v1-m1752


Cet article fait partie de l’offre

Traitements des métaux

(134 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Présentation

2. Description du procédé flip chip

Le « bumping » (connexion avec un alliage de soudure sur un plot) est au cœur des technologies de connexion par alliage fusible (flip chip ). Comme nous l’avons dit, la connexion électrique entre les puces est assurée par l’introduction d’une microbille conductrice entre les deux plots de connexion des puces recouverts d’une couche adéquate appelée UBM (Under Bump Metallurgy ). L’un des points les plus important dans ce procédé est de limiter la taille de la bille et de l’UBM sur le plot d’aluminium des puces. L’une des raisons pour lesquelles la technologie flip chip d’alliage de brasage n’est pas encore très utilisée est son coût élevé. Ces dernières années, de nouvelles solutions plus économiques de connexion au niveau du wafer ont été proposées, rendant son utilisation plus attrayante.

Pour bien comprendre les caractéristiques du procédé, il est nécessaire de bien identifier les différentes composantes de cette technique. Elles sont au nombre de quatre :

  • l’under bump metallurgy — UBM ;

  • le plot de sortie de la puce, du substrat ou du circuit ;

  • l’alliage de soudure ;

  • l’underfill (figure 5).

La structure du plot de soudure (« solder bump ») est la clé de la fiabilité pour le long terme et pour les considérations d’assemblage à court terme. Toutes les billes ne sont pas semblables et le choix du matériau de soudure et son élaboration peuvent affecter la fiabilité mais aussi l’assemblage. Avant d’entrer dans le détail des procédés, voici un bref résumé des caractéristiques recherchées.

  • Pour l’UBM

    Les propriétés requises sont les suivantes  :

    • bonne adhérence sur le substrat (en particulier sur la passivation) ;

    • bonne adhérence sur la finition métallique des plots du circuit ;

    • protection de la finition métallique du circuit par rapport à son environnement ;

    • faible...

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Traitements des métaux

(134 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Description du procédé flip chip
Sommaire
Sommaire

BIBLIOGRAPHIE

  • (1) - TUMMALA (R.) -   Fundamentals of microsystems packaging.  -  McGraw Hill, chap. 9 – Fundamentals of IC assembly (2001).

  • (2) - BLACKWELL (G.) -   The electronic packaging Handbook.  -  CRC Press, chap. 4, Direct Chip Attach (1999).

  • (3) -   *  -  The Nordic electronics packaging Guideline, chap. B1 (1999).

  • (4) - LAU (J.) -   Low cost flip chip technologies for DCA. WLCSP and PBGA assemblies.  -  McGraw Hill, chap. 2 : Chip level interconnects (2000).

  • (5) - TSCHAN (T.) -   An Overview of Flip Chip Technology.  -  Chip Scale Review, p. 29, mai-juin 2001.

  • (6) - RINNE (G.) -   Solder bumping methods for flip chip packaging.  -  Proceeding Conference ECTC, p. 240 (1997).

  • ...

Cet article est réservé aux abonnés.
Il vous reste 94% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Traitements des métaux

(134 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS