Présentation
RÉSUMÉ
Le procédé de câblage filaire « wire bonding » (face en haut), resté longtemps la technique de référence dans le packaging des puces électroniques, ne peut pas satisfaire les contraintes actuelles des dispositifs électroniques. Les composants possèdent maintenant, de par leur faible taille, des pas d’interconnexion très réduits, et des performances qui réclament une distribution électrique sans faille. Le procédé « flip chip » (face en bas) permet un packaging, de petites dimensions, mais à haute densité d’interconnexions, avec de nombreuses entrées/sorties, des connexions plus courtes, et une faible inductance.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Gilles POUPON : Responsable Programme « packaging et interconnexions » CEA (Grenoble) - LETI
INTRODUCTION
Historiquement, les technologies de packaging des puces de microélectronique pouvaient prendre en compte un montage par la face arrière des puces sur le circuit, pour la simple raison que les performances des dispositifs électroniques n’étaient pas substantiellement remises en cause par leur packaging ou leur assemblage sur carte. Pendant de nombreuses années, la technique de référence dans ce domaine a été le câblage filaire (« wire bonding ») où chaque plot de la puce est relié individuellement au circuit. Même si ce procédé est toujours le plus employé (en particulier dans le secteur industriel), compte tenu de l’évolution des performances des composants, les dispositifs électroniques très sophistiqués ne peuvent pas seulement se satisfaire de connexions « périmétriques » possibles par cette technique. Par exemple, aujourd’hui les applications mobiles sont fortement affectées par la diminution de la taille et du poids (donc des composants de plus en plus petits et ayant un pas d’interconnexion réduit) et par une demande de très hautes performances ne pouvant pas être pénalisées par des retards dans la propagation du signal électrique ou par des contraintes de distribution de la puissance électrique (fréquences de plus en plus élevées). Par rapport à la technique de wire bonding (technologie « face en haut »), il a fallu donc imaginer une technologie permettant d’augmenter très sensiblement le nombre d’interconnexions électriques (intégration surfacique). Pour cela, la technologie « flip chip » (face en bas) permet d’obtenir un packaging à haute densité d’interconnexions (nombreuses entrées/sorties électriques), hautement performant (connexions plus courtes, faible inductance et faible bruit), de diminuer la taille des composants et la taille du packaging. Les traitements de surface intervenant dans ce procédé sont nombreux et les couches d’interconnexion sont également variées. C’est pourquoi nous avons souhaité présenter dans ce dossier les dernières évolutions dans ce domaine.
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
DOI (Digital Object Identifier)
Présentation
Description du procédé flip chipArticle inclus dans l'offre
"Traitements des métaux"
(133 articles)
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
1. Principes de base
1.1 Procédés de connexion
L’assemblage et la connexion d’une puce dans un module (« system in package »), sur un substrat ou sur une carte, peuvent s’effectuer de différentes manières. Deux techniques sont les plus répandues.
-
Connexion filaire
La technique de câblage filaire (wire bonding ) est développée depuis de très nombreuses années. Cette technique permet, après positionnement et fixation (colle) d’une puce sur son futur support, de connecter électriquement la puce au moyen d’un fil soudé sur sa périphérie (figure 1).
Plus de 90 % des composants électroniques sont connectés par cette méthode, car des machines automatiques fonctionnant à des cadences très élevées (> 10 fils/seconde) permettent de satisfaire les assembleurs de composants. Selon le type de composant, la nature des fils (Au, Al, Cu), leur diamètre (de quelques centaines à 17 µm) et le pas d’interconnexion (quelques centaines à 50 µm) peuvent varier largement. Deux options sont utilisées pour ce type de connexion : le « wedge bonding » et le « ball bonding ».
Pour faire face à la réduction des pas d’interconnexions, on trouve aujourd’hui des puces superposées présentant plusieurs niveaux de connexions filaires. Cette méthode, économique, possède un très fort degré d’industrialisation ; elle montre néanmoins ses limites en termes d’intégration face à l’augmentation de la densité d’interconnexions (la connexion est toujours limitée à la périphérie des puces) et au niveau électrique (fréquence de fonctionnement des composants de plus en plus élevée).
-
Connexion par microbilles
Face à l’évolution des composants électroniques, à l’augmentation de la densité d’intégration et à la réduction des pas d’interconnexion, d’importants efforts de R & D ont été consacrés pour mettre au point une technique d’interconnexion basée sur la réalisation d’un réseau matriciel (donc surfacique) de connexions électriques. Pour cela, on réalise la connexion à l’aide de microbilles ; on assure ainsi, en une seule étape, le positionnement, l’attache et la connexion de...
Cet article est réservé aux abonnés.
Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Principes de base
Article inclus dans l'offre
"Traitements des métaux"
(133 articles)
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
BIBLIOGRAPHIE
-
(1) - TUMMALA (R.) - Fundamentals of microsystems packaging. - McGraw Hill, chap. 9 – Fundamentals of IC assembly (2001).
-
(2) - BLACKWELL (G.) - The electronic packaging Handbook. - CRC Press, chap. 4, Direct Chip Attach (1999).
-
(3) - * - The Nordic electronics packaging Guideline, chap. B1 (1999).
-
(4) - LAU (J.) - Low cost flip chip technologies for DCA. WLCSP and PBGA assemblies. - McGraw Hill, chap. 2 : Chip level interconnects (2000).
-
(5) - TSCHAN (T.) - An Overview of Flip Chip Technology. - Chip Scale Review, p. 29, mai-juin 2001.
-
(6) - RINNE (G.) - Solder bumping methods for flip chip packaging. - Proceeding Conference ECTC, p. 240 (1997).
-
...
Cet article est réservé aux abonnés.
Il vous reste 95 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
"Traitements des métaux"
(133 articles)
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
