Historiquement, les technologies de packaging des puces de microélectronique pouvaient prendre en compte un montage par la face arrière des puces sur le circuit, pour la simple raison que les performances des dispositifs électroniques n’étaient pas substantiellement remises en cause par leur packaging ou leur assemblage sur carte. Pendant de nombreuses années, la technique de référence dans ce domaine a été le câblage filaire (« wire bonding ») où chaque plot de la puce est relié individuellement au circuit. Même si ce procédé est toujours le plus employé (en particulier dans le secteur industriel), compte tenu de l’évolution des performances des composants, les dispositifs électroniques très sophistiqués ne peuvent pas seulement se satisfaire de connexions « périmétriques » possibles par cette technique. Par exemple, aujourd’hui les applications mobiles sont fortement affectées par la diminution de la taille et du poids (donc des composants de plus en plus petits et ayant un pas d’interconnexion réduit) et par une demande de très hautes performances ne pouvant pas être pénalisées par des retards dans la propagation du signal électrique ou par des contraintes de distribution de la puissance électrique (fréquences de plus en plus élevées). Par rapport à la technique de wire bonding (technologie « face en haut »), il a fallu donc imaginer une technologie permettant d’augmenter très sensiblement le nombre d’interconnexions électriques (intégration surfacique). Pour cela, la technologie « flip chip » (face en bas) permet d’obtenir un packaging à haute densité d’interconnexions (nombreuses entrées/sorties électriques), hautement performant (connexions plus courtes, faible inductance et faible bruit), de diminuer la taille des composants et la taille du packaging. Les traitements de surface intervenant dans ce procédé sont nombreux et les couches d’interconnexion sont également variées. C’est pourquoi nous avons souhaité présenter dans ce dossier les dernières évolutions dans ce domaine.
