Article précédent
Films inorganiques et hybrides protecteurs obtenus par voie sol-gelArticle de référence | Réf : M1752 v1
Auteur(s) : Gilles POUPON
Date de publication : 10 déc. 2006
Relu et validé le 01 févr. 2016
Article suivant
GRAFTFAST© : technologie innovante de revêtement de surfacesCet article fait partie de l’offre
Traitements des métaux (130 articles en ce moment)
Cette offre vous donne accès à :
Une base complète et actualisée d'articles validés par des comités scientifiques
Un service Questions aux experts et des outils pratiques
Des Quiz interactifs pour valider la compréhension et ancrer les connaissances
Quitter la lecture facile
Outre la nature de l’alliage à réaliser, le choix du procédé d’élaboration du matériau est également conditionné par la taille des microbilles et le pas des futures interconnexions (probablement les facteurs les plus importants). En effet, selon que l’on veuille assembler un processeur ou un détecteur d’images (plusieurs centaines d’interconnexions, quelques millimètres de côté et faible pas d’interconnexion) ou un boîtier BGA (quelques entrées/sorties au pas de plusieurs centaines de micromètres), le mode d’élaboration du matériau différera (figure 14).
Pour la plupart, ces procédés sont « wafer level », ils permettent donc la réalisation simultanée de plusieurs milliers de connexions électriques sur les substrats. Selon les cas, il pourra être plus avantageux de choisir un procédé collectif (wafer level ) ou individuel (chip level ).
Enfin, des critères plus généraux permettent d’évaluer les avantages et inconvénients des principaux mode d’élaboration des microbilles (tableau 9).
Vous êtes abonné à cette offre ?
Connectez-vous !
Vous souhaitez découvrir cette offre ?
Cet article est inclus dans l'offre :
TRAITEMENTS DES MÉTAUX
(1) - TUMMALA (R.) - Fundamentals of microsystems packaging. - McGraw Hill, chap. 9 – Fundamentals of IC assembly (2001).
(2) - BLACKWELL (G.) - The electronic packaging Handbook. - CRC Press, chap. 4, Direct Chip Attach (1999).
(3) - * - The Nordic electronics packaging Guideline, chap. B1 (1999).
(4) - LAU (J.) - Low cost flip chip technologies for DCA. WLCSP and PBGA assemblies. - McGraw Hill, chap. 2 : Chip level interconnects (2000).
(5) - TSCHAN (T.) - An Overview of Flip Chip Technology. - Chip Scale Review, p. 29, mai-juin 2001.
(6) - RINNE (G.) - Solder bumping methods for flip chip packaging. - Proceeding Conference ECTC, p. 240 (1997).
...
DÉTAIL DE L'ABONNEMENT :
TOUS LES ARTICLES DE VOTRE RESSOURCE DOCUMENTAIRE
Accès aux :
Articles et leurs mises à jour
Nouveautés
Archives
Articles interactifs
Formats :
HTML illimité
Versions PDF
Site responsive (mobile)
Info parution :
Toutes les nouveautés de vos ressources documentaires par email
DES ARTICLES INTERACTIFS
Articles enrichis de quiz :
Expérience de lecture améliorée
Quiz attractifs, stimulants et variés
Compréhension et ancrage mémoriel assurés
DES SERVICES ET OUTILS PRATIQUES
Votre site est 100% responsive, compatible PC, mobiles et tablettes.
FORMULES
| Formule monoposte | Autres formules | |
|---|---|---|
| Ressources documentaires | ||
| Consultation HTML des articles | Illimitée | Illimitée |
| Quiz d'entraînement | Illimités | Illimités |
| Téléchargement des versions PDF | 5 / jour | Selon devis |
| Accès aux archives | Oui | Oui |
| Info parution | Oui | Oui |
| Services inclus | ||
| Questions aux experts (1) | 4 / an | Jusqu'à 12 par an |
| Articles Découverte | 5 / an | Jusqu'à 7 par an |
| Dictionnaire technique multilingue | Oui | Oui |
|
(1) Non disponible pour les lycées, les établissements d’enseignement supérieur et autres organismes de formation. |
||
| DEMANDER UN DEVIS | ||
Information
Quiz d'entraînement bientôt disponible
