Présentation
RÉSUMÉ
Dans cet article, l'état de l'art et les perspectives des technologies SOI sont présentés. La synthèse des matériaux et les avantages essentiels des circuits SOI sont tout d'abord exposés. Les méthodes de caractérisation et les mécanismes physiques qui régissent le fonctionnement des transistors MOS sur SOI sont détaillés. Le SOI ayant un fort potentiel pour repousser les frontières de la nanoélectronique, les avantages des transistors les plus prometteurs, incluant les canaux alternatifs, les dispositifs multi-grilles, les nanofils et les composants à effet tunnel, sont passés en revue.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Francis BALESTRA : Directeurs de recherche au CNRS, Institut de microélectronique, électromagnétisme et photonique (IMEP) Institut Polytechnique de Grenoble (Grenoble INP)
INTRODUCTION
La technologie silicium sur isolant (« Silicon On Insulator » : SOI) a été inventée dans les années 1960-1970 pour satisfaire la demande de circuits intégrés durcis aux irradiations ionisantes. Le premier matériau, le silicium sur saphir (SOS), a été suivi par une variété de structures SOI. Leur dénominateur commun est d'offrir, grâce à un oxyde enterré, une parfaite isolation diélectrique entre la couche active des circuits et le substrat de silicium massif. En effet, dans un transistor à effet de champ métal oxyde semi-conducteur (MOSFET), il n'y a que la couche superficielle de silicium, d'épaisseur 0,1 à 0,2 µm (c'est-à-dire moins de 0,1 % de l'épaisseur totale de la plaquette de silicium), qui est vraiment utile pour le transport des électrons. Le reste de la plaquette est responsable d'effets parasites indésirables, que l'on peut éviter en faisant appel à une solution de type SOI .
Depuis le début des années 1990, la mise au point de nouveaux matériaux SOI, ainsi que l'explosion des appareils électroniques portables, ont promu le SOI comme une technologie de choix pour la fabrication de composants à basse consommation et à haute fréquence.
Nous décrivons l'état de l'art des technologies SOI, en commençant par les méthodes de synthèse des principaux matériaux. Les avantages essentiels des circuits SOI, par rapport aux dispositifs conventionnels sur silicium massif, sont présentés, avant de faire plus ample connaissance avec les composants typiques déjà fabriqués sur SOI. Les méthodes de caractérisation, in situ ou fondées sur l'inspection des composants, sont évoquées. Nous verrons que les mécanismes physiques qui régissent le fonctionnement des transistors MOS sur SOI, partiellement ou totalement désertés, sont assez différents de ceux habituellement rencontrés dans les MOSFET (« Metal Oxide Semiconductor Field Effect Transistor ») sur silicium massif. Le SOI a un fort potentiel pour repousser les frontières de la micronanoélectronique, par la miniaturisation des transistors MOS conventionnels ou bien par les architectures innovantes qu'il peut accueillir.
Ce travail a été réalisé au laboratoire IMEP-LAHC de l'Institut Polytechnique de Grenoble (Grenoble INP). Nos collègues – du LETI, STMicroelectronics, SOITEC et de très loin –, porteurs du virus SOI, sont remerciés pour tout ce qu'ils nous ont appris.
Cet article est réservé aux abonnés.
Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
MOTS-CLÉS
MOSFET silicium sur isolant multigrille nanofil Si contraint
VERSIONS
- Version archivée 1 de mai 2002 par Sorin CRISTOLOVEANU, Francis BALESTRA
DOI (Digital Object Identifier)
Présentation
Transistors partiellement déplétésArticle inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
5. Transistors MOS à déplétion totale
Dans les transistors MOS sur SOI (figure 1 b ), les canaux d'inversion peuvent être activés à la fois à l'interface entre la couche mince de silicium et l'oxyde de grille avant (par la grille avant
) et à l'interface silicium/oxyde enterré (par l'intermédiaire du substrat qui agit comme une grille arrière
). L'expression « déplétion totale » signifie que la région de déplétion couvre la totalité de la couche de silicium lorsque la grille est polarisée en inversion. Par conséquent, la charge de déplétion est limitée et ne varie plus avec V GS car l'étendue de la zone de déplétion atteint l'interface opposée, à la différence des composants MOS réalisés sur silicium massif. Un meilleur couplage est donc obtenu entre la tension de grille et la charge d'inversion, conduisant en particulier à une augmentation du courant de drain.
Par ailleurs, les potentiels aux interfaces avant et arrière deviennent également corrélés. Le facteur de couplage est approximativement égal au rapport des épaisseurs entre les oxydes de grille et enterré. Les propriétés électriques d'un canal sont donc fortement dépendantes de la tension appliquée à la grille opposée. En particulier, les mesures effectuées en variant la tension sur la grille avant diffèrent selon la valeur de V GS et selon la qualité de l'oxyde arrière et de ses interfaces. De nouvelles relations I DS (V GS), traduisant les propriétés complexes induites par les deux grilles, sont par conséquent obtenues pour les transistors MOS/SOI totalement déplétés....
Cet article est réservé aux abonnés.
Il vous reste 95 % à découvrir.
Déjà abonné ? Se connecter
Transistors MOS à déplétion totale
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
BIBLIOGRAPHIE
-
(1) - CRISTOLOVEANU (S.), LI (S.S.) - Electrical characterization of SOI Materials and Devices. - Kluwer, Norwell (1995).
-
(2) - CRISTOLOVEANU (S.) - Silicon films on sapphire. - Rep. Prog. Phys., 3, 327 (1987).
-
(3) - MORIYASU (Y.), MORISHITA (T.), MATSUI (M.), YASUJIMA (A.) - Preparation of high quality silicon on sapphire. - Silicon-On-Insulator Technology and Devices IX, Electrochemical Soc., Pennington, 99–3, 137-142 (1999).
-
(4) - CELLER (G.K.), CRISTOLOVEANU (S.) - Frontiers of silicon-on-insulator. - Journal of Applied Physics, 93 (9), 4955–4978 (2003).
-
(5) - CRISTOLOVEANU (S.) - A review of the electrical properties of SIMOX substrates and their impact on device performance - . J. Electrochem. Soc., 138, 3131 (1991).
-
(6) - BRUEL (M.) - Silicon on insulator material technology - ....
ANNEXES
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
L'expertise technique et scientifique de référence
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
