Présentation
RÉSUMÉ
Cet article traite de l’état de l’art et des perspectives des dispositifs FDSOI (Fully Depleted Silicon On Insulator). Les avantages de ces technologies pour les applications «More Moore» sont rappelés, avant d’exposer leurs propriétés électriques, ainsi que les principales solutions pour leur amélioration. L’évolution de ces technologies vers de nouvelles architectures multigrilles et 3D, qui sont non seulement complètement désertées mais aussi totalement inversées, pour les composants les plus intégrés est ensuite mise en exergue. Les technologies émergentes, basées sur d’autres types de transport des porteurs, des matériaux innovants et des structures hybrides sont également détaillées.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Francis BALESTRA : Directeur de Recherche au CNRS - IMEP-LAHC, Grenoble INP, Grenoble, France
INTRODUCTION
La tendance historique en micro/nanoélectronique ces quarante dernières années a été d'augmenter la vitesse et la densité d’intégration, en réduisant la dimension des dispositifs électroniques, en diminuant la dissipation d'énergie par transition binaire pour les applications logiques « More Moore » et en développant de nombreuses fonctionnalités nouvelles pour les futurs systèmes électroniques. Nous sommes confrontés à des défis colossaux pour continuer cette progression exponentielle des performances : augmentation substantielle de la consommation d'énergie et de l’échauffement des circuits qui peut compromettre l'intégration et la performance futures des circuits intégrés ; réduction des performances des interconnexions traditionnelles métal/diélectrique à faible permittivité ; lithographie ; intégration hétérogène de nouvelles fonctionnalités pour les futurs nanosystèmes, etc.
Par conséquent, de nombreuses technologies de rupture, de nouveaux matériaux et dispositifs innovants sont aujourd’hui nécessaires. En ce qui concerne l’augmentation des performances et la réduction substantielle de la puissance statique et dynamique des circuits logiques haute performance et ultra basse consommation, ainsi que des nanosystèmes autonomes, qui est l’objet de cet article, des matériaux alternatifs et/ou de nouvelles architectures de dispositifs sont obligatoires pour les technologies CMOS et « beyond-CMOS ».
Cet article se concentre sur les principales tendances, défis, limites et solutions possibles pour les dispositifs très fortement intégrés basés sur la technologie FD silicium sur isolant, ainsi que ses extensions pour repousser les limites d’intégration des circuits et optimiser leur performance. Nous traiterons des technologies les plus matures ou prometteuses suivantes : dispositifs MOS FDSOI incluant de possibles accélérateurs de performances (canaux Ge et III-V alternatifs au Si, effets des contraintes mécaniques, maîtrise des phénomènes de canaux courts et de la variabilité des propriétés électriques), évolution des dispositifs FDSOI vers des architectures innovantes (double-grille, triple-grille/FinFET, grille enrobante/gate-all-around, intégration 3D), composants émergents en FDSOI (FET tunnel à commutation abrupte), quasi-SOI (MOSFET et TFET en couche 2D sur isolant) et hybrides (MOSFET et TFET à grille ferroélectrique, MOSFET et TFET intégrant des matériaux innovants à changement de phase ou à base de nano-filament).
Cet article est réservé aux abonnés.
Il vous reste 93 % à découvrir.
Déjà abonné ? Se connecter
DOI (Digital Object Identifier)
Présentation
Du MOSFET planaire aux architectures multi-grille et 3DArticle inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
1. Filière FDSOI
1.1 Contexte et atouts du FDSOI
La filière FDSOI (Fully Depleted Silicon-On-Insulator MOSFET) présente de très grands atouts par rapport aux transistors réalisés sur Si massif ou sur couches de silicium sur isolant (SOI : Silicon On Insulator) partiellement déplétées. Citons en particulier l’intégration possible vers des longueurs de grille décananométriques, une réduction substantielle de la consommation d’énergie à même fréquence de fonctionnement, la possibilité de fonctionner avec de bonnes performances et sans effet parasite important dans une large gamme de température (4 K – 600 K), la réduction de la variabilité des propriétés électriques en raison de l’utilisation de canaux non dopés, l’intérêt pour des applications mémoires DRAM, SRAM, non volatiles, la flexibilité de conception des circuits SOI, ainsi que le développement possible de fonctionnalités additionnelles dans cette filière, notamment dans le domaine des capteurs et des applications RF . Les premiers composants FDSOI ont été réalisés sur couches épaisses non dopées de silicium sur saphir (SOS : Silicon-On-Sapphire) . Ces dispositifs, appelés initialement deep depleted SOI MOSFET, ne présentaient pas les excellentes propriétés des transistors FDSOI actuels car la densité de défauts...
Cet article est réservé aux abonnés.
Il vous reste 92 % à découvrir.
Déjà abonné ? Se connecter
Filière FDSOI
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
BIBLIOGRAPHIE
-
(1) - BALESTRA (F.) - Nanoscale CMOS : Innovative Materials. - Modeling and Characterization, Francis Balestra Ed., ISTE-Wiley (2010).
-
(2) - BALESTRA (F.) - Beyond CMOS Nanodevices (tomes 1 et 2). - Francis Balestra Ed., ISTE-Wiley (2014).
-
(3) - BALESTRA (F.), BRINI (J.), GENTII (P.) - Deep depleted SOI MOSFETs with back potential control : a numerical simulation, Solid-St. - Electron. 28, pp. 1031-1037 (1985).
-
(4) - BALESTRA (F.) - * - . – PhD Grenoble INP, Avril 1985, « Caractérisation et simulation des transistors MOS Silicium-Sur-Isolant avec contrôle du potentiel par une grille arrière, application aux transistors MOS Silicium-Sur-Saphir », voir aussi par exemple « Challenges to ultra-low-power operation, BALESTRA (F.), Chapitre dans « Future Trends in Microelectronics, Journey into the Unknown », S. Luryi et al Eds, Wiley (2015).
-
(5) - COLINGE (J.P.) - Subthreshold slope of thin-film SOI MOSFET's. - IEEE Electron Device Letters ,...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
HAUT DE PAGE
https://www.esscirc-essderc2018.org/
http://congresos.ugr.es/eurosoi-ulis2018/
HAUT DE PAGE
Cet article est réservé aux abonnés.
Il vous reste 94 % à découvrir.
Déjà abonné ? Se connecter
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
L'expertise technique et scientifique de référence
Article inclus dans l'offre
Actualisée et enrichie d’articles validés par nos comités scientifiques.
Quiz, médias, tableaux, formules, vidéos, etc.
Opérationnels et didactiques, pour garantir l'acquisition des compétences transverses.
Un ensemble de services exclusifs en complément des ressources.
