Un composant minuscule, des usines à l’arrêt : il a suffi de quelques puces introuvables, au sortir du Covid, pour rappeler une vérité brutale. Dans l’automobile comme dans l’électronique, la fluidité des chaînes mondiales tenait souvent à une pièce banale. Cette crise a ouvert les yeux du grand public, et surtout des décideurs : les semi-conducteurs ne sont plus un sujet de spécialistes, mais une infrastructure stratégique qui conditionne la continuité industrielle, l’innovation et, parfois, la sécurité.
À cette fragilité logistique s’est superposée une autre onde de choc : la rivalité techno-industrielle mondiale. La concentration de la fabrication avancée en Asie, les tensions sino-américaines et les dépendances sur certains matériaux ou équipements, avec en arrière-plan, la question taïwanaise, tant la production des nœuds les plus avancés reste géographiquement concentrée. C’est la raison pour laquelle l’Europe veut regagner une capacité d’action sur une brique devenue vitale pour son autonomie économique.
C’est dans ce contexte que s’inscrit le Chips Act, entré en application en 2023, avec un objectif ambitieux, à savoir viser 20 % de la production mondiale d’ici 2030. La stratégie se déploie comme un arc à trois flèches :
- financer l’industrialisation de technologies clés (pour combler le fossé entre recherche et production) ;
- créer un environnement favorable à des « usines pionnières » capables de dé-risquer les procédés ;
- mettre en place des mécanismes de coordination pour mieux anticiper les crises d’approvisionnement.
Mais derrière l’annonce, une question demeure : l’ambition est-elle à la hauteur des moyens, face à une concurrence mondiale agressive et à des financements parfois fragmentés ?
L’un des paris européens se joue justement sur des outils intermédiaires : les lignes pilotes. L’idée n’est pas de produire en masse, mais d’accélérer le passage « du laboratoire au marché » en réduisant le temps, le coût et le risque de l’industrialisation. À Grenoble, une ligne pilote européenne incarne cette logique. Il s'agit d’un dispositif pensé pour être accessible à l’écosystème (PME, start-up, grands groupes, académiques), avec un volet formation, et des équipements déployés chez plusieurs partenaires. Un pont, concret, entre la R&D et l’industrie.
Sur le plan technologique, la feuille de route englobe de nombreuses technologies : transistor FDSOI vers 10 puis 7 nm, mémoires non volatiles embarquées (pour rapprocher mémoire et calcul), intégration 3D (pour empiler et densifier), composants RF (5G/6G) et solutions de gestion de l’énergie (conversion au plus près des blocs alimentés). Autant de briques qui doivent permettre de concevoir des puces plus sobres, plus intégrées et mieux adaptées aux usages qui se développent aujourd’hui.
Car la demande change de nature. L’IA pousse la puissance de calcul vers des sommets… et met en évidence deux murs : l’énergie (des data centers qui flirtent avec l’échelle du gigawatt) et la mémoire (incapable de suivre le rythme). D’où l’intérêt d’architectures alternatives, qui limitent le déplacement des données et tirent parti du 3D/stacking, mais aussi d’une autre bascule : traiter davantage à la périphérie, au plus près des capteurs. Ainsi, le edge promet un marché énorme, fragmenté, et potentiellement décisif pour conjuguer latence, sobriété et maîtrise des données.
L’électrification des véhicules, l’électronique de puissance, les matériaux à large bande interdite (SiC, GaN…) et même les perspectives du quantique ou du newspace, constituent des challenges à court moyen terme.
Une conclusion s’impose : la bataille des puces n’est pas seulement une course au volume, c’est une bataille d’architecture, d’efficacité et de souveraineté.
