Article interactif

1 - TECHNIQUES DE CONCEPTION POUR AUGMENTER LA TESTABILITÉ D’UN CIRCUIT

2 - NORME IEEE 1149.1 BOUNDARY SCAN

3 - EXEMPLES D’UTILISATION DES TECHNIQUES DE CONCEPTION EN VUE DE LA TESTABILITÉ

4 - ARCHITECTURES ET MÉTHODES POUR LE TEST DE SYSTÈMES COMPLEXES

5 - TECHNIQUES DE CONCEPTION POUR LA TESTABILITÉ EN LIGNE

6 - OUTILS CAO

7 - CONCLUSION

8 - GLOSSAIRE

Article de référence | Réf : E2461 v2

Test des circuits intégrés numériques - Conception orientée testabilité

Auteur(s) : Mounir BENABDENBI, Régis LEVEUGLE

Date de publication : 10 mai 2022

Pour explorer cet article
Télécharger l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !

Sommaire

Présentation

RÉSUMÉ

Le test des circuits intégrés numériques consiste à détecter en production tous les défauts qui peuvent apparaître pendant ou après la fabrication. Pour y parvenir, il faut s’assurer très tôt, dès la phase de conception, que le circuit possède les caractéristiques requises. Cet article définit les critères de testabilité d’un circuit et expose les différentes techniques de conception en vue du test qui sont mises en œuvre dans l’industrie pour atteindre ces critères. Les techniques et les méthodes décrites s’adressent à tous les niveaux hiérarchiques, du bloc élémentaire au système sur puce en trois dimensions, jusqu'au test des systèmes sur carte.

Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.

Lire l’article

ABSTRACT

Test of integrated digital circuits - Design For Testability

Integrated circuits digital testing consists in detecting all defects that may appear during the manufacturing step or when the chip is embedded in its environment. For that purpose, it is mandatory to check during the design phase if the circuit has the minimal testability features required before being sent to production. This article presents the problematic and the testability concepts. It describes also the main Design For Testability (DFT) techniques used in the semiconductor industry. The described DFT techniques target different levels of the hierarchy, from the basic digital bloc to the 3D System on a Chip (SoC), up to board testing.

Auteur(s)

  • Mounir BENABDENBI : Maître de Conférence à l’Institut Polytechnique de Grenoble (Grenoble INP) - Laboratoire des Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Grenoble, France

  • Régis LEVEUGLE : Professeur à l’Institut Polytechnique de Grenoble (Grenoble INP) - Laboratoire des Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Grenoble, France

INTRODUCTION

L’article [E 2 460] intitulé « Test des circuits intégrés numériques – Notions de base et évolutions » introduit les principaux concepts du domaine. Cet article constitue la deuxième partie d'un ensemble consacré aux tests des circuits intégrés numériques, il s’intéresse à la phase de conception du circuit intégré, étape dans laquelle il est désormais primordial de prendre en compte sa testabilité en production. Ainsi, grâce à l’utilisation de ces techniques de conception, si un défaut apparaît à la fabrication, il peut être détecté au moment du test, et le circuit défectueux est alors éliminé ou réparé.

Après avoir défini les critères de testabilité d’un circuit, nous explorons les différentes techniques architecturales pouvant être intégrées pendant la conception, que ce soit pour des blocs numériques simples ou pour des systèmes intégrés complexes. Les principaux standards utilisés dans l’industrie sont brièvement présentés. Pour plus d’information, le lecteur pourra trouver les liens vers les standards cités dans l’annexe bibliographique. Nous introduisons aussi les techniques de base à employer pour réaliser un test en ligne, c’est-à-dire un test qui a lieu pendant l’exécution de l’application. Les logiciels de Conception Assistée par Ordinateur (CAO) prennent en compte la testabilité des circuits, leurs caractéristiques sont détaillées.

Nous verrons que les techniques proposées introduisent un surcoût en termes de surface de silicium et de consommation et entraînent une légère réduction des performances. Cependant, ces techniques et le surcoût induit sont incontournables pour garantir à l’utilisateur un niveau minimal de qualité et de fiabilité. Tout circuit ou tout système intégré produits de nos jours embarque une ou plusieurs des solutions citées dans cet article.

Le lecteur trouvera en fin d'article un glossaire des termes utilisés.

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

KEYWORDS

testability   |   controllability   |   observability   |   DFT

VERSIONS

Il existe d'autres versions de cet article :

DOI (Digital Object Identifier)

https://doi.org/10.51257/a-v2-e2461


Cet article fait partie de l’offre

Électronique

(242 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

TEST DE VALIDATION ET CERTIFICATION CerT.I. :

Cet article vous permet de préparer une certification CerT.I.

Le test de validation des connaissances pour obtenir cette certification de Techniques de l’Ingénieur est disponible dans le module CerT.I.

Obtenez CerT.I., la certification
de Techniques de l’Ingénieur !
Acheter le module

Cet article fait partie de l’offre

Électronique

(242 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Sommaire
Sommaire

BIBLIOGRAPHIE

  • (1) - AZAIS (F.), BERNARD (S.), FLOTTES (M.L.), GIRARD (P.), LANDRAULT (C.), LATORRE (L.), PRAVOSSOUDOVITCH (S.), RENOVELL (M.), ROUZEYRE (B.) -   Test de Circuits et de Systèmes Intégrés.  -  Éditions Hermes Science, ISBN 2-7462-0864-4 (2004).

  • (2) - WANG (L.), WU (C.), WEN (X.) -   VLSI test principles and architectures : design for testability.  -  Elsevier Morgan Kaufman Publishers. ISBN : 978-1-4933-0086-0 (2014).

  • (3) - GOLDSTEIN (L.H.), THIGPEN (E.L.) -   SCOAP : Sandia controllability/observability analysis program.  -  Proceedings of the 17th Design Automation Conference, p. 190-196 (1980).

  • (4) - HORTENSIUS (P.D.), MC LEOD (H.C.) -   Parallel random number generation for VLSI systems using cellular automata.  -  IEEE transactions on Computers, vol. 38, n° 10, p. 1466-1473 (1989).

  • (5) - CHUANWU (Z.), LIBIN (L.) -   VLSI characteristic of cellular automata and LFSR.  -  IEEE International Symposium on Communications and Information Technology, p. 1031-1034, doi :10.1109/ISCIT.2005.1567043...

1 Conférences

De nombreuses revues, colloques et conférences dans le domaine de la conception de circuits proposent des sessions consacrées au test et peuvent être intéressants pour compléter les informations délivrées dans cet article :

  • International test conference (ITC) (États-Unis) ;

  • VLSI test symposium (VTS) (États-Unis) ;

  • European test symposium (ETS) (Europe) ;

  • Design automation and test in Europe (DATE) (Europe).

On peut citer les conférences annuelles suivantes dont les actes sont édités par IEEE Computer society press :

  • IEEE design & test of computers ;

  • IEEE transactions on computers ;

  • IEEE transactions on computer-aided design ;

  • IEEE transactions on very large scale integration (VLSI) systems ;

  • Journal of electronic testing : theory and applications (JETTA).

...

Cet article est réservé aux abonnés.
Il vous reste 94% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(242 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Sommaire

QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE

1/ Quiz d'entraînement

Entraînez vous autant que vous le voulez avec les quiz d'entraînement.

2/ Test de validation

Lorsque vous êtes prêt, vous passez le test de validation. Vous avez deux passages possibles dans un laps de temps de 30 jours.

Entre les deux essais, vous pouvez consulter l’article et réutiliser les quiz d'entraînement pour progresser. L’attestation vous est délivrée pour un score minimum de 70 %.


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(242 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS