Article précédent
Processeurs à grand nombre de cœurs (manycores)| Réf : H1088 v2
Auteur(s) : Franck CAPPELLO, Daniel ETIEMBLE
Date de publication : 10 août 2017
Article suivant
Processeurs multithreads et multicœursQue contient cette offre ? Une offre 100% en ligne
Une base complète et actualisée d'articles validés par des comités scientifiques
Service de Questions aux experts
et outils pratiques
Quitter la lecture facile
Les monoprocesseurs utilisent un parallélisme compatible avec une programmation séquentielle, c’est-à-dire que le flux d’exécution des instructions est strictement séquentiel. Ce parallélisme est appelé « parallélisme d’instructions » car il correspond aux instructions du programme séquentiel qui peuvent s’exécuter en parallèle, sans dépendances de données, de contrôle ou de ressources.
Le temps d’exécution d’un programme est donné par l’équation suivante :
où :
NI est le nombre d’instructions à exécuter ;
CPI est le nombre de cycles d’horloge par instruction. Il comprend les cycles d’exécution des instructions et les cycles supplémentaires d’attente des données mémoire ;
IPC le nombre d’instructions exécutées par cycle ;
Tc est le temps de cycle d’horloge et F la fréquence d’horloge.
L’augmentation de la fréquence d’horloge F que permettent les nœuds technologiques CMOS successifs a longtemps été le moyen le plus simple d’augmenter les performances. Avec le « mur de la chaleur », les fréquences d’horloge des processeurs dépassent rarement 4 GHz.
Au terme IPC correspond le parallélisme d’instructions. Il correspond à l’utilisation des pipelines (voir [H 1 004]), à l’exécution superscalaire des instructions dans l’ordre [H 1 010]...
Vous êtes abonné à cette offre ?
Connectez-vous !
Vous souhaitez découvrir cette offre ?
Cet article est inclus dans l'offre :
TECHNOLOGIES LOGICIELLES ARCHITECTURES DES SYSTÈMES
(1) - KOBAYASHI (H.) - Feasibility Study of a Future HPC System for Memory-Intensive Applications : Final Report. - Proceedings of the joint Workshop on Sustained Simulation Performance, University of Stuttgart (HLRS) and Tohoku University, pp 3-16 (2014).
(2) - KOBAYASHI (H.) - Feasibility Study of a Future HPC System for Memory-Intensive Applications : Final Report. - in SuperComputing, NEC Booth, http://jpn.nec.com/hpc/info/pdf/SC13_NEC_Tohoku_Prof.Kobayashi.pdf (2013).
(3) - BERNSTEIN (A.J.) - Analysis of Programs for Parallel Processing. - IEEE Transactions on Electronic Computers. EC-15 (5) : 757-763 (October 1966).
(4) - * - Intel® 64 and IA-32 Architectures Software Developer Manuals, http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html.
(5) - * - ARM Synchronization Primitives, http://infocenter.arm.com/help/topic/com.arm.doc.dht0008a/DHT0008A_arm_synchronization_primitives.pdf.
...
DÉTAIL DE L'ABONNEMENT :
TOUS LES ARTICLES DE VOTRE RESSOURCE DOCUMENTAIRE
Accès aux :
Articles et leurs mises à jour
Nouveautés
Archives
Formats :
HTML illimité
Versions PDF
Site responsive (mobile)
Info parution :
Toutes les nouveautés de vos ressources documentaires par email
DES SERVICES ET OUTILS PRATIQUES
Votre site est 100% responsive, compatible PC, mobiles et tablettes.
FORMULES
| Formule monoposte | Autres formules | |
|---|---|---|
| Ressources documentaires | ||
| Consultation HTML des articles | Illimitée | Illimitée |
| Téléchargement des versions PDF | 5 / jour | Selon devis |
| Accès aux archives | Oui | Oui |
| Info parution | Oui | Oui |
| Services inclus | ||
| Questions aux experts (1) | 4 / an | Jusqu'à 12 par an |
| Articles Découverte | 5 / an | Jusqu'à 7 par an |
| Dictionnaire technique multilingue | Oui | Oui |
|
(1) Non disponible pour les lycées, les établissements d’enseignement supérieur et autres organismes de formation. |
||
| AJOUTER AU PANIER | DEMANDER UN DEVIS | |
![Besoins des applications « Exascale » en 2020 [2]](https://cdn.techniques-ingenieur.fr/lucy/ti/cdn.prod.v1.15.0/images/icone-tableau.png)
