Article précédent
Processeurs à grand nombre de cœurs (manycores)Article de référence | Réf : H1088 v2
Auteur(s) : Franck CAPPELLO, Daniel ETIEMBLE
Date de publication : 10 août 2017
Article suivant
Processeurs multithreads et multicœursCet article fait partie de l’offre
Technologies logicielles Architectures des systèmes (215 articles en ce moment)
Cette offre vous donne accès à :
Une base complète et actualisée d'articles validés par des comités scientifiques
Un service Questions aux experts et des outils pratiques
Quitter la lecture facile
La réplication des ressources et leur agencement ne suffisent pas à faire fonctionner une architecture parallèle. L’ensemble doit être contrôlé selon un modèle d’exécution. Le modèle d’exécution est aussi une représentation intermédiaire entre le programme qu’exprime l’utilisateur dans un langage de programmation et les programmes qui vont s’exécuter sur les unités de traitement.
Il existe plusieurs modèles d’exécution dont trois ont été ou sont plus particulièrement utilisés : le modèle multi-séquentiel, le modèle flot de données (dataflow) et le modèle systolique . Nous ne présenterons que le modèle multi-séquentiel, le plus simple et le plus utilisé.
Ce modèle, comme le modèle MIMD, correspond à l’architecture des microprocesseurs actuels. Dans le principe, il est extrêmement simple. Il s’agit de faire fonctionner chaque microprocesseur d’une machine parallèle comme un processeur de machine séquentielle exécutant son propre programme. Sur chaque processeur ou cœur, il existe donc un compteur de programme géré localement, à partir duquel le programme...
Vous êtes abonné à cette offre ?
Connectez-vous !
Vous souhaitez découvrir cette offre ?
Cet article est inclus dans l'offre :
TECHNOLOGIES LOGICIELLES ARCHITECTURES DES SYSTÈMES
(1) - KOBAYASHI (H.) - Feasibility Study of a Future HPC System for Memory-Intensive Applications : Final Report. - Proceedings of the joint Workshop on Sustained Simulation Performance, University of Stuttgart (HLRS) and Tohoku University, pp 3-16 (2014).
(2) - KOBAYASHI (H.) - Feasibility Study of a Future HPC System for Memory-Intensive Applications : Final Report. - in SuperComputing, NEC Booth, http://jpn.nec.com/hpc/info/pdf/SC13_NEC_Tohoku_Prof.Kobayashi.pdf (2013).
(3) - BERNSTEIN (A.J.) - Analysis of Programs for Parallel Processing. - IEEE Transactions on Electronic Computers. EC-15 (5) : 757-763 (October 1966).
(4) - * - Intel® 64 and IA-32 Architectures Software Developer Manuals, http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html.
(5) - * - ARM Synchronization Primitives, http://infocenter.arm.com/help/topic/com.arm.doc.dht0008a/DHT0008A_arm_synchronization_primitives.pdf.
...
DÉTAIL DE L'ABONNEMENT :
TOUS LES ARTICLES DE VOTRE RESSOURCE DOCUMENTAIRE
Accès aux :
Articles et leurs mises à jour
Nouveautés
Archives
Formats :
HTML illimité
Versions PDF
Site responsive (mobile)
Info parution :
Toutes les nouveautés de vos ressources documentaires par email
DES SERVICES ET OUTILS PRATIQUES
Votre site est 100% responsive, compatible PC, mobiles et tablettes.
FORMULES
| Formule monoposte | Autres formules | |
|---|---|---|
| Ressources documentaires | ||
| Consultation HTML des articles | Illimitée | Illimitée |
| Téléchargement des versions PDF | 5 / jour | Selon devis |
| Accès aux archives | Oui | Oui |
| Info parution | Oui | Oui |
| Services inclus | ||
| Questions aux experts (1) | 4 / an | Jusqu'à 12 par an |
| Articles Découverte | 5 / an | Jusqu'à 7 par an |
| Dictionnaire technique multilingue | Oui | Oui |
|
(1) Non disponible pour les lycées, les établissements d’enseignement supérieur et autres organismes de formation. |
||
| AJOUTER AU PANIER | DEMANDER UN DEVIS | |
Information
Quiz d'entraînement bientôt disponible
![Besoins des applications « Exascale » en 2020 [2]](https://cdn.techniques-ingenieur.fr/lucy/ti/cdn.prod.v1.17.0/images/icone-tableau.png)
