Présentation

Article

1 - TECHNIQUES DE CONCEPTION POUR AUGMENTER LA TESTABILITÉ D’UN CIRCUIT

2 - NORME IEEE 1149.1 « BOUNDARY SCAN »

3 - VERS LE TEST DES SOC

4 - TECHNIQUES DE CONCEPTION POUR AUGMENTER LA TESTABILITÉ EN LIGNE

5 - OUTILS CAO

6 - EXEMPLES D’UTILISATION DES TECHNIQUES DE DFT

7 - CONCLUSION

| Réf : E2461 v1

Norme IEEE 1149.1 « boundary scan »
Test des circuits intégrés numériques - Conception orientée testabilité

Auteur(s) : Régis LEVEUGLE

Date de publication : 10 août 2002

Pour explorer cet article
Télécharger l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !

Sommaire

Présentation

Auteur(s)

  • Régis LEVEUGLE : Ingénieur de l’École nationale supérieure d’électronique et de radioélectricité de Grenoble - (ENSERG) - Professeur à l’Institut national polytechnique de Grenoble (INPG) - Laboratoire des techniques de l’informatique et de la microélectronique pour l’architecture - d’ordinateurs (TIMA)

Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.

Lire l’article

INTRODUCTION

Lans la première partie intitulée « Test des circuits intégrés numériques – Notions de base. Génération de vecteurs » Test des circuits intégrés numériques- Notions de base. Génération de vecteurs, les principaux concepts du domaine ont été introduits. Cette deuxième partie présente plus en détail différentes techniques pouvant être mises en œuvre, pendant la conception d’un circuit, pour faciliter son test en fin de fabrication ou dans l’équipement. Quelques techniques de base employées pour réaliser un test pendant l’exécution de l’application sont également introduites.

Cet article constitue la deuxième partie d’un ensemble consacré aux tests des circuits intégrés numériques :

  • Test des circuits intégrés numériques – Notions de base. Génération de vecteurs ;

  • Test des circuits intégrés numériques – Conception orientée testabilité [E 2 461] ;

  • Test des circuits intégrés numériques – Pour en savoir plus [Doc. E 2 462].

Nous rappelons au lecteur qu’un glossaire des termes utilisés dans l’article est présenté dans la première partie de l’article ([E 2 460], encadré 1).

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

VERSIONS

Il existe d'autres versions de cet article :

DOI (Digital Object Identifier)

https://doi.org/10.51257/a-v1-e2461


Cet article fait partie de l’offre

Électronique

(243 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Présentation

2. Norme IEEE 1149.1 « boundary scan »

Différence majeure avec ce qui précède 5, les dispositifs de la norme IEEE 1149.1 ne sont pas destinés en priorité au test du circuit lui-même, mais au support de la testabilité des cartes et des équipements. Cette utilisation hiérarchique dans un produit ne sera pas détaillée ici ; on présentera les concepts de base de l’approche et les principaux éléments à intégrer dans un circuit pour qu’il soit compatible avec cette norme. Pour plus de détails, la référence reste le document officiel IEEE standard test access port and boundary-scan architecture (cf. Pour en savoir plus .

  • La norme votée en 1990 à l’issue des travaux du groupe IEEE 1149.1 a fait suite aux propositions d’un premier groupe de travail nommé « Joint test action group » (JTAG), ce qui explique qu’il soit assez souvent fait référence, de façon abusive, à la « norme JTAG ».

Ces groupes de travail ont été constitués pour faire face à la complexité croissante du test des cartes électroniques, liée à l’augmentation de densité résultant de l’évolution des techniques d’interconnexion et d’encapsulation (nombre de couches élevé, montage en surface, circuits hybrides et MCM – multi chip module –, etc.). Cette évolution ne permettait plus un test efficace par des moyens traditionnels (de type « planche à clou »), d’où l’idée d’adapter aux cartes et aux équipements les méthodes mises en œuvre pour le test des circuits intégrés.

L’autre objectif, en normalisant cette approche, était de réduire les coûts en rendant possible le test unifié d’un système comportant des cartes et des composants d’origines diverses. Une approche de test sériel a été retenue afin de minimiser le nombre des broches utilisées pour le test.

  • L’architecture « boundary scan » permet de tester sans contact les différents circuits...

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(243 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Norme IEEE 1149.1 « boundary scan »
Sommaire
Sommaire

Cet article est réservé aux abonnés.
Il vous reste 94% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(243 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS