En expérimentation depuis quelques jours en France, à Villeneuve-d’Ascq et à Angoulême plus précisément, ce nouveau système de paiement éviterait donc d’avoir à sortir sa carte bancaire. 1500 personnes se prêtent actuellement au test qui durera jusqu’en mars.

Pour effectuer leurs achats, il suffit aux testeurs d’apposer simplement un doigt sur un terminal de reconnaissance, appelé lecteur biométrique. Évidemment, au préalable, ils ont déjà saisi en agence bancaire leurs données biométriques dans leur carte bancaire. Une étape indispensable puisque c’est par la correspondance entre la fameuse carte et le lecteur biométrique que l’enseigne valide un achat en authentifiant l’utilisateur. En effet, un signal de validation est envoyé au terminal pour valider la transaction, lorsque la correspondance digitale a bien été vérifiée.

Il s’agit d’une première mondiale. À l’occasion de ce début d’expérimentation, Cédric Chozanne, le directeur général de Natural Sécurity, a accepté de répondre aux questions des Techniques de l’Ingénieur.

Techniques de l’Ingénieur : Pouvez-vous vous présenter brièvement ?

Cédric Chozanne : Je suis directeur général de Natural Security. J’ai un background d’informatique bancaire et de marketing lié aux moyens de paiement. Ingénieur en informatique et en électronique de formation initiale, j’ai complété ma formation par un DEA en instrumentation et analyse ainsi que par un troisième cycle en IAE à Lille en management d’entreprise.

Techniques de l’Ingénieur : Qu’est-ce que Natural Security ?  

Cédric Chozanne : C’est un projet qui est né fin 2006 au sein du pôle de compétitivité des industries du commerce et de la distribution (PICOM) à Lille. Nous avons rassemblé les besoins à la fois du commerce et de la banque qui souhaitaient trouver une solution d’authentification simple, rapide & sécurisée.

Une fois la solution d’authentification trouvée, nous avons créé la société mi 2008 pour porter les droits intellectuels, développer la solution et l’expérimenter en situation réelle. L’actionnariat de Natural Security est composé actuellement de banques telles que le Crédit Agricole, le Crédit Mutuel Arkéa, BNP Paribas et La banque Accord, de commerçants tels que Leroy Merlin, le Groupe Auchan et un industriel de la monétique : Ingenico.

Techniques de l’Ingénieur : Comment est venue l’idée du paiement par empreinte digitale ?

Cédric Chozanne : Le constat fait à l’origine du projet provenait d’une réflexion sur l’expérience client dans le domaine du paiement et plus généralement dans le domaine  de l’authentification. Actuellement, il existe diverses méthodes de paiement. On peut payer en insérant sa carte dans un lecteur et en tapant son code, on peut aussi bientôt payer sans taper son code pour des petits montants en approchant sa carte du terminal de paiement. On pourra aussi bientôt  payer avec son téléphone en saisissant son code directement sur le mobile. Enfin, sur internet, le paiement via 3D Secure engendre potentiellement autant de systèmes d’authentification qu’il n’y a de banques : réception d’un code par SMS, recopie d’un code généré par une clef électronique, ou encore des questions complémentaires sur vos données personnelles… Bref, cela devient compliqué pour le client lambda. Nos actionnaires nous ont donc demandé de réfléchir à un système qui permette de proposer la même ergonomie quel que soit le service et quel que soit l’endroit d’utilisation. Nous avons cherché à mettre en œuvre une ergonomie très simple, sécurisée et identique pour le paiement, le retrait, le contrôle d’accès physique ou le contrôle d’accès logique : ouvrir une session d’ordinateur, remplacer des identifiants/mots de passe, se connecter à la banque à domicile, payer en ligne…

Pour y parvenir, nous avons assemblé différentes technologies existantes autour d’une architecture nouvelle. Nous avons basé notre concept sur un support personnel sécurisé que vous gardez sur vous et qui peut être, par exemple, une carte bancaire, un téléphone, un porte-clefs… La caractéristique originale de Natural Security tient au fait qu’il n’est plus nécessaire de manipuler le support personnel sécurisé en question. L’objet en poche peut alors désormais communiquer à moyenne distance, entre un mètre cinquante et deux mètres, avec le lecteur de paiement biométrique sur lequel l’utilisateur pose son doigt. Le support personnel sécurisé  compare ensuite la biométrie reçue du lecteur et celle qui est sauvegardée en son sein en vue d’accepter ou non le paiement.

L’expérimentation actuelle a été basée sur l’utilisation d’une carte bancaire mais lors du prochain salon Cartes début novembre à Villepinte, nous allons présenter d’autres facteurs de forme, qui seront des badges pour les entreprises et l’utilisation du téléphone mobile. Finalement, pour l’utilisateur peu importe la forme de l’objet puisqu’il ne le manipule plus. Toutefois, l’objet devra respecter nos spécifications techniques et normes de sécurité, basées notamment sur les dernières normes bancaires. De plus, Natural Security promeut d’autres règles d’implémentation afin que le système soit respectueux de la vie privée de l’utilisateur : Aucune constitution de base de données biométriques et un support personnel sécurisé non traçable et anonyme.

Techniques de l’Ingénieur : Qu’est-ce que la biométrie ?

Cédric Chozanne : C’est un élément qui vous caractérise. Typiquement, l’empreinte digitale est une représentation des bifurcations, des croisements, des lignes de la peau du doigt dont il est possible d’extraire des représentations que l’on appelle « minuties », qu’il est possible de stocker. Ces minuties peuvent être utilisées par la Police dans le cadre d’une recherche d’identité à partir d’une base de données. En revanche Natural Security n’utilise pas la biométrie dans le domaine de l’identification mais uniquement comme moyen d’authentification. Mon support personnel sécurisé Natural Security permet de confirmer ou non que j’en suis le titulaire par comparaison entre la biométrie ma biométrie qu’il est seul à posséder et la biométrie qu’il reçoit lorsque je pose le doigt sur le lecteur biométrique.

L’intérêt de ce concept est l’absence de base de données. Ainsi nous respectons les réglementations en la matière dans les différents pays, notamment en France ou la CNIL est très vigilante quant à l’utilisation qui est faite des données biométriques. Egalement, le fait que l’utilisateur porte sur lui son propre système d’authentification permet de concevoir des systèmes interopérables. In fine, il sera alors donc possible de voyager et de payer partout dans le monde grâce à son support personnel sécurisé qui réalisera l’authentification de manière autonome, sans aucune base de données tout en respectant les données et la vie privée de l’utilisateur.

Techniques de l’Ingénieur : Quels sont les objectifs de cette expérimentation ?

Cédric Chozanne : Aujourd’hui nous avons mis en place deux sites, à Villeneuve d’Ascq et Angoulême, avec 1500 clients appartenant aux banques actionnaires et 200 terminaux de paiement répartis à la fois dans des grandes enseignes comme Auchan, Leroy Merlin, Décathlon, Flunch, et des petits commerçants de galerie marchandes ou de centre-ville.

Nous avons souhaité qu’il y ait un nombre de porteurs suffisamment significatif de manière à pouvoir obtenir un nombre de retours significatifs concernant l’utilisabilité et l’ergonomie des biométries utilisées. Cela reste une technologie nouvelle que  le client soit s’approprier.

Nous expérimentons deux biométries différentes. Sur Lille, nous expérimentons le réseau veineux du doigt, et sur Angoulême, l’empreinte digitale. La manière de poser son doigt est complètement différente si l’on est face à un lecteur d’empreinte digitale où l’on pose simplement le doigt sur le capteur, alors que dans le cas du réseau veineux, il est nécessaire d’insérer le doigt à l’intérieur du lecteur. Nous souhaitons donc mesurer la perception du client quant à l’utilisation au quotidien de cette nouvelle technologie et la perception qu’il peut avoir au moment de l’enregistrement de ses données biométrique sur sa carte.

La propreté du lecteur fera également partie des informations que nous regarderons mais qui à ce jour ne nous semble pas problématique. Il faudra néanmoins le vérifier in situ.

Techniques de l’Ingénieur : Comment fonctionne le système de réseau veineux ?  

Cédric Chozanne : La cartographie des veines de la deuxième phalange est lue, en insérant le doigt dans le capteur grâce à une lumière proche de l’infrarouge.

Techniques de l’Ingénieur : Natural Security développe donc avant tout un concept…

Cédric Chozanne : Nous ne vendons pas de matériel, ni de service. Notre modèle a été adapté de sorte que l’on puisse répondre aux besoins de nos actionnaires bancaires et commerçants ; qui est de promouvoir la technologie afin qu’elle soit déployée in fine à très large échelle. Pour y arriver, nous appliquons un modèle de licence du concept permettant aux industriels intéressés d’utiliser nos brevets et surtout nos spécifications. Toutefois, nous ne vendons pas de matériel pour éviter d’être concurrent de ces mêmes industriels. Nous sommes donc là pour les aider à créer de la valeur via de nouveaux produits basés sur la technologie Natural Security. Nous ne nous immisçons pas dans la chaîne de valeur ni ne souhaitons devenir leurs concurrents. Les commerçants continueront donc à acheter des terminaux de paiement aux industriels

Techniques de l’Ingénieur : La confidentialité est-elle vraiment assurée ?

  Cédric Chozanne : En termes de confidentialité des données biométriques, il y a un point important à préciser. La biométrie ne sort jamais de l’enceinte sécurisée de la puce, une fois qu’on l’y a mise pour l’enregistrement.

Techniques de l’Ingénieur : Un déploiement national, et surtout international, est-il envisageable ?  

Cédric Chozanne : Pour le moment, l’expérimentation se fait avec des acteurs français. Mais l’utilisation de Natural Security apporte également de nombreux avantages sur d’autres marchés en France comme à l’international. C’est pourquoi, nous avons également des projets sur la zone Amérique du Nord où nous y avons une personne qui effectue la promotion. D’une manière générale nous visons les pays où la biométrie est déjà utilisée comme par exemple le Brésil, et où les besoins d’authentification se font de plus en plus croissants.

Par  Sébastien Tribot, journaliste scientifique

Lorsque les conditions économiques sont difficiles, les sociétés sont plus soucieuses de trouver des opportunités de gagner en compétitivité tout en augmentant leur chiffre d’affaires, leurs bénéfices, et la fidélisation de leur clientèle. Parallèlement, les sociétés ont de plus en plus de mal à conserver leur avance en raison des pressions de la concurrence engendrées par les nouvelles technologies qui offrent des chances égales à toutes les entreprises quelles que soit leur taille, ainsi que des exigences en matière de qualité et de règlementation. Pour gagner en compétittivité, les sociétés se sont lancées dans des stratégies d’amélioration telles que Six Sigma, Lean Manufacturing, Capability Maturity Model Integration (CMMI), et Agile Product Development.

Un autre moyen consiste à favoriser et tirer un avantage stratégique d’une fonction auxiliaire de support pour se distinguer sur le marché. Par exemple, le rôle des technologies de l’information (TI) a radicalement changé ces deux dernières décennies. À l’origine les TI avaient une fonction de support cantonnée à la fourniture d’applications informatiques, au stockage de données et à l’automatisation de tâches standard. Dans les grandes sociétés, les TI peuvent désormais rationnaliser les processus critiques propres à leurs secteurs et aider les dirigeants à prendre des décisions en temps réel au cœur des activités commerciales de leur entreprise. L’importance stratégique des TI a été confirmée par l’enquête du magazine Chief Information Officer (CIO) consacrée en 2010 aux responsables des technologies de l’information, qui a révélé que 70% d’entre eux étaient désormais membres du conseil de direction de leur société.

Tout comme les TI, le test de produits a d’abord été perçu comme une fonction de support au cours du développement et du processus de production : juste un poste de dépenses nécessaire. C’est la raison pour laquelle bon nombre de sociétés investissent davantage dans d’autres domaines présentant une valeur “stratégique” comme le développement de produits et l’aide à la vente. Cela laisse les départements de test fragmentés, mal armés pour répondre aux exigences commerciales, et dépassés en raison des technologies et des méthodologies de test obsolètes qui créent fréquemment des goulets d’étranglement au sein de leurs structures. Cependant, comme l’ont montré les recherches, le test est crucial car il valide les performances d’un produit, réduit les temps de développement, augmente la qualité et la fiabilité, et diminue les taux de retour.
 

Le Research Triangle Institute a mené une étude pour le NIST (Institut national des normes et de la technologie) en 2002 afin d’évaluer les répercussions d’un test logiciel inadéquat sur les industries américaines de l’automobile et de l’aérospatiale. Il s’est avéré que l’impact de la dévalorisation des tests au niveau de l’industrie s’élevait à plus de 1,11 milliard d’euros. Une autre étude conduite par des chercheurs au Centre spatial Johnson de la NASA en 2004 a établi que les coûts de la découverte d’une malfaçon sur un produit étaient 21 à 78 fois plus élevés en phase de production qu’en phase de conception. La principale recommandation de ces deux études était d’accroître le test au cours de la conception en raison de l’économie spectaculaire que cela permettait d’effectuer sur les coûts de réparation des malfaçons. En permettant de détecter ces anomalies plus tôt dans le processus de développement et de collecter les données susceptibles d’améliorer la conception ou le processus, le test représente une valeur ajoutée inestimable pour une société. La conclusion qui semble s’imposer est que la plupart des sociétés n’investissent pas suffisamment dans le test, et par conséquent, pâtissent du ralentissement du développement des produits, de l’allongement des cycles de production, et de la multiplication des coûts de réparation et des rappels.

Une tendance émergente au sein des sociétés d’électronique consiste à utiliser les tests de produits pour se démarquer de la concurrence, ce qui a pour conséquence d’élever la fonction de l’ingénierie de test du statut de simple poste de dépenses à celui d’avantage stratégique. Cette évolution a été confirmée par une récente étude de NI consacrée aux leaders de l’ingénierie de test qui ont déclaré que leur objectif pour l’année ou les deux ans à venir était de réorganiser leurs départements de test pour accroître leur efficacité. Ce réajustement stratégique réduit les coûts induits par les exigences de qualité et impacte considérablement les finances d’une société en accélérant la mise sur le marché de meilleurs produits. Les différentes études ont montré que le niveau de maturité idéal à atteindre est « optimisé » : à savoir lorsqu’un département de test adopte une stratégie de test centralisée qui couvre le cycle de vie du produit. Cette organisation optimisée développe des architectures de test standardisées avec des composants largement réutilisés, permet l’utilisation de ressources dynamiques, et assure la gestion et l’analyse systématiques de données d’entreprise ayant un impact sur l’activité commerciale de la société.

Les sociétés opérant cette transformation doivent s’engager sur une stratégie à long terme car, d’après les études conduites par NI, il faut généralement compter entre trois et cinq ans pour en récolter pleinement les bénéfices. Une entreprise doit avoir une stratégie d’investissement à la fois disciplinée et innovante pour que son département de test progresse à travers les quatre niveaux de maturité : ad-hoc, réactif, proactif et optimisé. Chaque niveau fait intervenir les personnes, processus et technologies. Les bonnes personnes sont primordiales pour développer et conserver une stratégie de test claire et ordonnée. Les améliorations du processus sont nécessaires pour rationaliser le développement et la réutilisation des tests tout au long du développement des produits. Et pour finir, la recherche et l’intégration des toutes dernières technologies sont indispensables pour améliorer les performances du système tout en réduisant les coûts.

Cependant, alors même que le test devient un élement central du succès d’une société, les dirigeants d’entreprises comme les professionnels du test se heurtent à plusieurs difficultés dans ce domaine. Certains problèmes, comme l’augmentation de la complexité des produits, sont systèmiques depuis des années. D’autres, comme les nouvelles exigences en matière de réglementation, deviennent des défis pour le test lorsque les gouvernement décident d’une nouvelle législation pour résoudres des problèmes existants ou potentiels. D’autres difficultés, comme les interruptions des activités commerciales causées par une défaillance du système de test, ont gagné en importance à mesure que le test lui-même occupe une place plus centrale au sein de l’entreprise.

Lorsque les sociétés mettent en œuvre des changements qui s’appliquent aux processus, aux personnes ou aux technologies, elles sont parfois tentées de sauter les projets de transition car elles s’imaginent pouvoir ainsi atteindre plus rapidement un niveau de maturité plus élevé. Or, avant de pouvoir atteindre un niveau optimisé, il lui faut d’abord atteindre le niveau proactif dans chaque domaine de compétence fondamental : l’harmonisation des stratégies au sein de l’entreprise, la planification commerciale, le cycle de vie du déploiement, le développement des systèmes, ainsi que les technologies et les architectures de test.

Un département de test construit des fondations solides pour une transformation stratégique en suivant étroitement une approche séquentielle et en identifiant des initiatives à court terme qui aident la société à améliorer son niveau de maturité et qui sont en adéquation avec les objectifs opérationnels annuels. Et tandis que l’on construit les fondations, la productivité des tests et l’utilisation des ressources augmentent, rentabilisant ainsi largement l’investissement initial. Cette approche composée de différentes phases permet aux sociétés d’engranger rapidement des bénéfices, après la réalisation d’à peine un ou deux projets. Voici quelques exemples de projets de transition :

• Architecture/processus de test standardisés (ad-hoc->réactif) : l’adoption d’architectures logicielles et matérielles et de méthodologies de test standardisées améliore la productivité en accélérant le développement du code de test et en augmentant l’utilisation des ressources de test.
• Modèle financier du coût total de possession (TCO) appliqué au test (réactif->proactif) : la création d’un modèle financier TCO pour le test aide les sociétés à évaluer leur productivité, ainsi que leurs données financières (retour sur investissement, délai de récupération du capital investi, valeur actualisée nette, taux de rendement interne, etc.) afin d’envisager des initiatives visant à améliorer les tests.
• Gestion des données de test des entreprises (proactif->optimisé) : le développement d’une infrastructure globale de gestion des données de test à laquelle tous les sites accèdent de manière universelle améliore grandement la prise de décision en temps réel.

Cette transformation nécessite de passer du simple support des opérations en cours au développement d’initiatives reposant sur l’innovation en plus des opérations en cours. L’évolution de l’industrie du test en est à ses balbutiements. En utilisant l’industrie des TI comme indicateur extérieur de performances, IBM a souligné dans son rapport sur les technologies de 2010 que les sociétés particulièrement efficaces qui ont modifié leurs organisations des TI n’ont consacré que 60% de leurs budgets aux opérations en cours, dégageant les 40% restants pour de nouvelles initiatives. Elles s’opposent en cela aux autres organisations qui, figées dans leurs anciens modèles, affichent un rapport de 85/15. Il en va de même pour le test : les grandes sociétés gagnent en compétitivité en favorisant la souplesse de leurs départements de test et en adoptant le niveau d’innovation appliqué dans les autres départements stratégiques.

Lorsque les départements d’ingénierie de test deviennent des ressources stratégiques, ils créent des plates-formes de test standard, développent une propriété intellectuelle très utile basée sur le test, fournissent une main d’œuvre plus productive tout en réduisant les coûts de fonctionnement, et s’alignent sur les objectifs de l’entreprise en contribuant sans cesse à l’augmentation des marges bénéficiaires, à l’amélioration de la qualité et à la réduction du temps de mise sur le marché des produits.

Ces 20 dernières années, le concept d’algorithmes de mesures sur microprocesseur et programmables par l’utilisateur s’est généralisé, permettant ainsi aux systèmes de test de s’adapter rapidement aux exigences personnalisées et en constante évolution. Cette approche est appelée l’instrumentation virtuelle, et, en raison de son succès, les fournisseurs continuent de chercher à optimiser les avantages qu’ils peuvent en tirer : une personnalisation accrue, une plus large utilisation des technologies « sur étagère », des performances plus élevées et des coûts de systèmes de test moindres.

Si le microprocesseur a déclenché la révolution de l’instrumentation virtuelle, le circuit FPGA (Field-Programmable Gate Array) l’a faite entrer dans une nouvelle phase. Les FPGA sont utilisés dans les instruments depuis des années. Par exemple, les oscilloscopes à bande passante élevée actuels collectent tellement de données qu’il est impossible pour les utilisateurs de toutes les analyser rapidement. Les algorithmes « définis par matériels » sur ces instruments, souvent implémentés sur des FPGA, effectuent l’analyse et la réduction de données (moyennage, traitement du signal et déclenchement), calculent des statistiques (moyenne, écart-type, maximum et minimum), et traitent les données à afficher, le tout pour présenter les résultats à l’utilisateur de façon pertinente. Si ces capacités présentent des avantages évidents, un certain potentiel se perd du fait de la nature fermée de ces FPGA. Dans la plupart des cas, les utilisateurs ne peuvent pas déployer leurs propres algorithmes de mesures personnalisés sur ce puissant matériel de traitement.

Circuits FPGA pour le test

Les FPGA programmables par l’utilisateur « ouverts », implantés sur les matériels de mesure offrent de nombreux avantages par rapport aux systèmes reposant seulement sur le processeur. Du fait de leurs immenses capacités de calcul, les FPGA peuvent offrir des cadences plus élevées et une plus grande couverture des tests, ce qui réduit les temps de test et les coûts. La faible latence des mesures exploitant le FPGA permet également de mettre en œuvre des tests qui ne sont pas possibles avec un simple microprocesseur. Leur parallélisme intrinsèque permet des tests réellement multisites, plus encore qu’avec des processeurs multicœurs. Enfin, le FPGA peut jouer un rôle essentiel dans le séquencement du matériel de test temps réel et dans le contrôle du matériel sous test.

En 2011, une étude de marché sur l’instrumentation modulaire conduite par la société de conseil et de recherche Frost & Sullivan a rapporté : “Les progrès réalisés par les entreprises Altera et Xilinx concernant les capacités des FPGA sont extrêmement utiles dans les applications de mesure et de test dans lesquelles les utilisateurs ont besoin de capacités de traitement rapides et hautement déterministes…” Les FPGA des systèmes de test étaient déjà une tendance abordée par Rapport d’étude 2010 du test automatique. Depuis, un nombre croissant de produits à base de FPGA ouverts sont proposés sur le marché par des fournisseurs de produits PXI.

Tandis que les solutions matérielles continuent d’arriver sur le marché, la plupart des algorithmes de test et de mesure (développés pour s’exécuter sur des microprocesseurs dans le contexte de la révolution de l’instrumentation virtuelle) sont tout simplement difficiles à porter sur FPGA en raison des types de données, des modèles de programmation, et des attributs spécifiques aux matériels comme les contraintes de cadencement. Le développement d’IP de mesure FPGA éprouvées et fiables demande énormément de savoir-faire et de temps. C’est la raison pour laquelle, à l’heure actuelle, la plupart des FPGA dans les matériels d’instrumentation n’utilisent que des algorithmes figés définis par le fournisseur et ne sont pas programmables par l’utilisateur.

Le Rapport d’étude 2011 du test automatique traitait du calcul hétérogène qui distribue des algorithmes entre toute une variété d’architectures (microprocesseurs, unités de traitement graphique, FPGA, et le nuage informatique ou cloud) afin de sélectionner la ressource optimale pour l’implémentation des algorithmes. En dépit de la puissance de son concept du point de vue de l’architecture matérielle, le calcul hétérogène se heurte à des obstacles spécifiques concernant la programmation de chacune de ces cibles, et la portabilité des algorithmes de mesures entre elles peut s’avérer difficile. Pour compliquer les choses, un récent sondage mené par NI auprès des leaders de l’ingénierie de test a établi que 54 % d’entre eux attendent que les prochaines avancées technologiques réduisent leur temps de développement, tout en augmentant les cadences de test et en diminuant les coûts des systèmes. Pour résoudre ce paradoxe, l’industrie relève tous ces défis au travers des améliorations apportées aux outils de développement qui promettent d’assurer la portabilité des algorithmes entre les cibles matérielles et de mettre les avantages des FPGA à la disposition de tous les ingénieurs développant des systèmes de test.
 

Abstraction HDL

Le premier ensemble de ces outils garantit l’abstraction du langage de description de matériels (HDL). Les langages HDL décrivent le comportement d’un circuit FPGA au niveau du signal et des portes logiques de façon textuelle, et les abstractions HDL tentent de fournir une interface de conception de niveau plus élevé, souvent dans une représentation graphique ou schématique. Parmi ces outils, citons Xilinx System Generator for DSP, Mentor Graphics Visual Elite HDL, et le Module NI LabVIEW FPGA. S’ils réduisent considérablement l’obstacle que représente le HDL à l’adoption de la technologie FPGA, ils n’abstraient pas totalement certains attributs matériels de la conception FPGA comme le pipelining, l’arbitrage de ressources, l’architecture des tranches DSP, et les mémoires sur circuits intégrés. De ce fait, les algorithmes ont toujours besoin d’être retravaillés et revérifiés lorsqu’ils sont portés sur un FPGA, favorisant de nouvelles avancées au niveau des outils de développement.

Synthèse de haut niveau

Les outils de synthèse de haut niveau (HLS) permettent de concevoir des algorithmes à un niveau élevé et ensuite de spécifier indépendamment les attributs de performances pour une implémentation donnée comme la fréquence d’horloge, le débit, la latence et l’utilisation des ressources. Cette répartition garantit la portabilité des algorithmes car l’implémentation spécifique ne fait pas partie intégrante de la définition de l’algorithme. De plus, les développeurs d’algorithmes n’ont pas besoin d’intégrer des considérations spécifiques au matériel dans leurs conceptions (pipelining, arbitrage de ressources, etc.). Le concept de la synthèse HLS existe depuis plus de 20 ans, mais les outils sur le marché viennent seulement d’atteindre la maturité suffisante pour être viables. L’offre comprend Synopsys Synphony, Xilinx AutoESL, Cadence C-to-Silicon et Mentor Graphics Catapult C. Ces outils présentent de nombreux avantages par rapport aux abstractions HDL, mais ils ciblent uniquement les FPGA ou les ASIC et non les autres plates-formes informatiques telles que les microprocesseurs ou les unités de traitement graphique. Dans un effort pour pallier certaines limites des outils HLS, NI a récemment sorti un logiciel bêta qui allie le diagramme par flux de données familier de LabVIEW et les avantages de la HLS pour la conception FPGA. Cela promet d’ouvrir la voie à un grand nombre d’algorithmes de mesure et de contrôle LabVIEW en vue d’une implémentation sur FPGA, sans compromettre l’exécution du microprocesseur ni nécessiter de revoir la conception de l’algorithme de façon significative pour le déploiement sur FPGA. Comme il s’agit d’une version bêta, le logiciel n’est pas encore prêt pour une adoption massive, mais ses premiers résultats sont prometteurs.

Modèles de calcul

La dernière étape de l’évolution des outils de développement s’attache à associer la portabilité des mesures sur diverses cibles matérielles avec plusieurs modèles de calcul et interfaces de conception. Ces modèles de calcul peuvent inclure le diagramme par flux de données de LabVIEW, des diagrammes DSP pour le traitement des signaux multifréquences dans les applications RF et de communication, des mathématiques textuelles pour la saisie de formules ou des machines d’état pour la logique et les protocoles numériques. Prenons par exemple un système sur puce (SOC) de prochaine génération comme la plate-forme de traitement extensible Zynq de Xilinx qui allie un microprocesseur ARM double-cœur et un FPGA. Cette configuration matérielle offre un potentiel phénoménal pour le calcul hétérogène, mais sa programmation risque de s’avérer difficile car le microprocesseur et le FPGA requièrent des langages et des modèles de calcul distincts. Idéalement, les ingénieurs devraient disposer d’une multitude de modèles de calcul supportés pour l’ensemble des cibles, afin de concevoir les algorithmes le plus efficacement possible, et de les déployer ensuite sur la meilleure cible d’exécution pour une application donnée. En l’occurrence, “meilleur” peut vouloir dire très hautes performances, meilleur rapport qualité/prix ou encore plus grande rapidité de mise dur le marché : tout dépend des exigences de l’entreprise. Les outils qui fonctionnent avec des modèles de calcul indifférents au matériel sont en cours de développement et s’appuient bien évidemment sur les besoins actuels des développeurs de systèmes de test.

Si les algorithmes de mesure indépendants du matériel et les outils de synthèse de haut niveau ne se sont pas encore généralisés, les FPGA sont de plus en plus répandus au sein des systèmes de test automatique. Les atouts des FPGA dans le monde du test valent déjà l’investissement accru dans bon nombre d’applications ; par ailleurs, à mesure que les outils logiciels se perfectionnent et que la complexité diminue, le nombre de ces applications ne peut qu’augmenter. De la même manière que les microprocesseurs ainsi que les environnements de développement logiciels et les algorithmes de mesure associés ont amorcé la révolution de l’instrumentation virtuelle, les FPGA programmables par l’utilisateur et les nouveaux outils logiciels vont déclencher la nouvelle révolution de la conception graphique de systèmes, ouvrant la voie aux systèmes de test du futur.

Depuis l’invention du GPIB dans les années 1960, les systèmes de test automatique se sont appuyés sur les PC pour fournir le contrôle central du matériel d’instrumentation et pour automatiser les procédures de test. Sous des facteurs de forme divers et variés (ordinateurs de bureau, stations de travail et systèmes industriels et embarqués) les PC ont largement été utilisés à cette fin. Ils offrent toute une variété de bus d’interface (USB, Ethernet, série, GPIB, PCI et PCI Express) pour interfacer le matériel d’instrumentation dans les systèmes de test automatique. Étant donné le rôle critique des PC dans ce type de système, l’industrie du test et de la mesure doit suivre la progression de l’industrie informatique et exploiter toute nouvelle technologie pour accroître les capacités et les performances tout en diminuant les coûts du test.

Ces dix dernières années, les PC ont évolué rapidement de bien des façons différentes. Comme le prévoyait la loi de Moore, les capacités de traitement du processeur ont augmenté de plus de 75% sur cette période. Outre l’amélioration phénoménale des capacités de traitement, une autre tendance significative s’est traduite par l’émergence des interfaces de communication série et la disparition des interfaces de communication parallèles. Le PCI Express a remplacé les bus PCI, AT et ISA en tant que bus système interne par défaut permettant d’interfacer des matériels périphériques au processeur. Le groupe PCI-SIG (PCI Special Interest Group), consortium qui gère les spécifications PCI, a annoncé en novembre 2011 qu’environ 24 milliards de lignes PCI Express avaient été mises sur le marché depuis l’introduction de ce standard en 2004, ce qui en dit long sur son adoption. De même, pour les interfaces externes, les bus série comme l’USB et Ethernet ont remplacé le port parallèle, le SCSI, ainsi que d’autres bus de communication parallèles. Le rapport d’une étude de marché publié par In-Stat en 2010 prévoit qu’en 2012 le nombre de matériels USB commercialisés dépasse les 4 milliards. Avec la prolifération des standards de communication sans fil comme le Wi-Fi et le Bluetooth, la consolidation des interfaces physiques externes sur les PC est une autre tendance qui émerge depuis peu.

Le bus PCI Express, utilisé dans différentes implémentations, va probablement devenir l’interface de prédilection pour les systèmes de test automatique. Offrant la combinaison idéale d’une bande passante élevée et d’une faible latence, le PCI Express est une technologie extrêmement répandue puisqu’il s’agit d’un élément fondamental de tout PC. Il a également commencé à estomper les limites entre un bus système, utilisé pour interfacer des matériels locaux au sein d’un système, et un bus d’interface, utilisé pour interfacer des matériels périphériques externes au système, et il va probablement continuer à effacer cette distinction.

PCI Express : bus système pour les plates-formes de test automatique

Comme le PCI Express est un bus série, il présente toute une variété d’avantages inhérents par rapport aux bus parallèles comme le PCI et le VME. Les défis techniques, comme le décalage temporel, la consommation électrique, les interférences électromagnétiques, et la diaphonie présente entre les lignes d’un bus parallèle, deviennent de plus en plus difficiles à contourner lorsque l’on tente d’augmenter la bande passante. Techniquement supérieur, le PCI Express ne cesse, depuis son introduction en 2004, de voir ses capacités de transfert de données améliorées. En 2007, la publication des spécifications PCI Express 2.0 a doublé la vitesse de transfert par rapport au PCI Express 1.0, et en 2010, celle des spécifications PCI Express 3.0 a à son tour doublé la vitesse de transfert par rapport au PCI Express 2.0, permettant de transférer des données à 16 Go/s par direction. Bien que le standard PCI Express ait été constamment modifié, ces améliorations n’ont pas été apportées aux dépens de la compatibilité. PCI Express utilise les même couches logicielles que le PCI garantit une parfaite compatibilité. Les plates-formes de test automatique et de mesure qui utilisent le PCI Express en tant que bus système interne, comme le PXI, peuvent profiter de toutes ces avancées pour continuer à offrir toujours plus de capacités à moindre coût. Fortes de leur supériorité technique, de telles plates-formes vont probablement devenir le cœur de tous les systèmes de test automatique.

PCI Express : bus d’interface externe pour les systèmes de test automatique

La latence élevée et la faible bande passante des interfaces externes couramment utilisées pour le test automatique, comme le GPIB et Ethernet, constituent un obstacle à la réduction des temps de test. Ces interfaces restreignent fondamentalement l’efficacité globale d’un système de test en limitant la vitesse de transfert des données et en augmentant le temps nécessaire à chaque transaction. Puisque les microprocesseurs ne permettent pas d’accéder de manière native à ces interfaces externes, généralement une certaine forme de conversion intervient à l’intérieur du PC pour transformer ces données externes en données compatibles avec le bus PCI Express. Comparé à ces autres interfaces externes, le PCI Express offre de meilleures performances et est directement accessible depuis le microprocesseur dans un PC. Cela élimine le goulet d’étranglement inévitable avec d’autres bus d’interfaces externes et réduit considérablement les temps de test.

L’idée d’utiliser le PCI Express en tant que bus d’interface externe n’est pas nouvelle. Le groupe PCI-SIG supporte une implémentation externe du PCI Express, connue sous le nom de « PCI Express câblé ». Publiée en 2007, cette implémentation offre un moyen transparent d’étendre le bus système pour interfacer les matériels externes. Le « PCI Express câblé » est déjà utilisé dans les plates-formes d’instrumentation modulaire comme le PXI afin de fournir des options de contrôle externe souples et économiques. Normalement, les spécifications PCI Express ne supportent que l’utilisation de câbles en cuivre, ce qui limite la distance entre le PC et le matériel à 7 m. Cependant, utilisée avec des émetteurs-récepteurs électro-optiques, cette technologie peut être étendue au câble en fibre optique pour offrir plus de 200 m de séparation physique et une isolation électrique.

L’utilisation de la technologie « PCI Express câblé » est plutôt couronnée de succès dans les environnements de test automatique. Toutefois, son adoption s’est limitée à quelques industries de niches comparée à la large adoption de la technologie PCI Express générique. Thunderbolt, implémentation plus récente du PCI Express en tant qu’interface externe, est une technologie qu’Intel a promue sous le nom de code Light Peak et qui a toutes les chances de devenir extrêmement populaire. Thunderbolt allie le PCI Express et le protocole vidéo DisplayPort dans un bus d’interface série qui peut être relié par câbles en cuivre ou en fibre optique. Dans la mesure où les PC vont offrir des ports Thunderbolt de manière native, il promet de devenir une solution hautes performances, économique et omniprésente. Les interfaces PC externes au format PCI Express, tout comme d’autres interfaces faible coût telles que l’USB, vont probablement devenir les interfaces par défaut des systèmes de test automatique. Des applications telles que le test en production en volume, ou la vérification et la validation automatisées complexes vont naturellement s’orienter vers les interfaces PCI Express, car elles nécessitent des performances élevées en matière de transfert de données et de latence afin de réduire le coût global du test. Les applications pour lesquelles ces critères sont moins indispensables vont probablement continuer à utiliser d’autres interfaces.

Le choix du PCI Express s’est avéré efficace pour interfacer les PC directement aux matériels. Cependant, il ne peut pas être utilisé comme interface entre des systèmes intelligents qui possèdent leurs propres domaines PCI Express indépendants. Pour pallier ce problème, il suffit d’utiliser un pont non transparent (NTB) PCI Express. En effet, un NTB sépare de manière logique les deux domaines PCI tout en proposant un mécanisme permettant de traduire certaines transactions PCI dans l’un des domaines PCI en transactions correspondantes dans l’autre domaine PCI. Le PCI Express peut alors servir d’interface de communication entre des systèmes intelligents. Les NTB peuvent être utilisés dans une configuration de systèmes pour interfacer plusieurs sous-systèmes intelligents et pour interfacer des systèmes physiquement indépendants lorsqu’ils sont associés au « PCI Express câblé » ou à Thunderbolt. Les spécifications PXI MultiComputing (PXImc), publiées par le groupe PXI Systems Alliance (PXISA) en novembre 2009, standardisent l’usage des NTB et fournissent ainsi un cadre permettant de créer des systèmes de test et mesure complexes hautes performances.

En raison des tendances technologiques de l’industrie du PC, comme la dominance des interfaces de communication série, l’unification des E/S, et la généralisation de la communication sans fil, le PCI Express est incontournable en tant que bus système et devrait s’imposer comme le principale bus d’interface externe. Les systèmes de test automatique qui exploitent le PCI Express dans ses différentes implémentations sont parfaitement positionnés pour offrir les performances les plus élevées et une souplesse optimale pour un coût avantageux. Ils vont devenir un standard de fait dans les applications de mesure et de test automatique.